Return to mtpr.h CVS log

Up to [CSRG BSD Unix] / 3BSD / sys / h

Annotation of 3BSD/sys/h/mtpr.h, revision 1.1

1.1     ! root        1: /*     mtpr.h  2.1     1/5/80 */
        !             2: 
        !             3: /*
        !             4:  * VAX processor register numbers
        !             5:  */
        !             6: 
        !             7: #define        KSP     0               /* kernel stack pointer */
        !             8: #define        ESP     1               /* exec stack pointer */
        !             9: #define        SSP     2               /* supervisor stack pointer */
        !            10: #define        USP     3               /* user stack pointer */
        !            11: #define        ISP     4               /* interrupt stack pointer */
        !            12: #define        P0BR    8               /* p0 base register */
        !            13: #define        P0LR    9               /* p0 length register */
        !            14: #define        P1BR    10              /* p1 base register */
        !            15: #define        P1LR    11              /* p1 length register */
        !            16: #define        SBR     12              /* system segment base register */
        !            17: #define        SLR     13              /* system segment length register */
        !            18: #define        PCBB    16              /* process control block base */
        !            19: #define        SCBB    17              /* system control block base */
        !            20: #define        IPL     18              /* interrupt priority level */
        !            21: #define        ASTLVL  19              /* async. system trap level */
        !            22: #define        SIRR    20              /* software interrupt request */
        !            23: #define        SISR    21              /* software interrupt summary */
        !            24: #define        ICCS    24              /* interval clock control */
        !            25: #define        NICR    25              /* next interval count */
        !            26: #define        ICR     26              /* interval count */
        !            27: #define        TODR    27              /* time of year (day) */
        !            28: #define        RXCS    32              /* console receiver control and status */
        !            29: #define        RXDB    33              /* console receiver data buffer */
        !            30: #define        TXCS    34              /* console transmitter control and status */
        !            31: #define        TXDB    35              /* console transmitter data buffer */
        !            32: #define        MAPEN   56              /* memory management enable */
        !            33: #define        TBIA    57              /* translation buffer invalidate all */
        !            34: #define        TBIS    58              /* translation buffer invalidate single */
        !            35: #define        PMR     61              /* performance monitor enable */
        !            36: #define        SID     62              /* system identification */
        !            37: 
        !            38: /*
        !            39:  * VAX-11/780 specific registers
        !            40:  */
        !            41: #define        ACCS    40              /* accelerator control and status */
        !            42: #define        ACCR    41              /* accelerator maintenance */
        !            43: #define        WCSA    44              /* WCS address */
        !            44: #define        WCSD    45              /* WCS data */
        !            45: #define        SBIFS   48              /* SBI fault and status */
        !            46: #define        SBIS    49              /* SBI silo */
        !            47: #define        SBISC   50              /* SBI silo comparator */
        !            48: #define        SBIMT   51              /* SBI maintenance */
        !            49: #define        SBIER   52              /* SBI error register */
        !            50: #define        SBITA   53              /* SBI timeout address */
        !            51: #define        SBIQC   54              /* SBI quadword clear */
        !            52: #define        MBRK    60              /* micro-program breakpoint */

This archive runs on limited infrastructure. Preserving old code on modern bandwidth. Automated agents are requested to crawl responsibly.