Annotation of cci/d/memman/prvreg.h, revision 1.1.1.1

1.1       root        1: /*     prvreg.h        10/6/82                                         */
                      2: 
                      3: 
                      4: /*     privileged registers constants (addresses)                      */
                      5: 
                      6: 
                      7: 
                      8:        .set    SBR,0                   /*system base register          */
                      9:        .set    SLR,1                   /*system length reg             */
                     10:        .set    P0BR,2                  /*p0 base reg                   */
                     11:        .set    P0LR,3                  /*p0 length reg                 */
                     12:        .set    P1BR,4                  /*p1 base reg                   */
                     13:        .set    P1LR,5                  /*p1 length reg                 */
                     14:        .set    P2BR,6                  /*p2 base reg                   */
                     15:        .set    P2LR,7                  /*p2 length reg                 */
                     16:        .set    IPL,8                   /*int priority level reg        */
                     17:        .set    MME,9                   /*memory mgmt enable reg        */
                     18:        .set    TBIA,10                 /*trans buf invalidate all      */
                     19:                                        /*entries                       */
                     20:        .set    TBIS,11                 /*trans buf invalidate single   */
                     21:                                        /*entry                         */
                     22:        .set    DCK,12                  /*data cache key                */
                     23:        .set    CCK,13                  /*code cache key                */
                     24:        /*      PSL */                  /*program status long word      */
                     25:        /*      PSW */                  /*program status word           */
                     26:        .set    PCBB,14                 /*process control block base    */
                     27:        .set    ISP,15                  /*interrupt stack pointer       */
                     28:        .set    SIRR,16                 /*software int request reg      */
                     29:        .set    SISR,17                 /*software int summary reg      */
                     30:        .set    SCBB,18                 /*system control block base reg */
                     31:        .set    KSP,19                  /*kernel stack pointer reg      */
                     32:        .set    USP,20                  /*user stack pointer            */
                     33:        .set    P1CC,21                 /*purge (invalidate) one page   */
                     34:                                        /*of code cache                 */
                     35:        .globl  PACC
                     36:        .set    PACC,23                 /*purge (invalidate) all pages  */
                     37:                                        /*of process in code cache      */
                     38:        .set    P1DC,24                 /*purge one page of data cache  */
                     39:        .set    PADC,25                 /*purge all the pages of        */
                     40:                                        /*process in data cache         */
                     41:        .set    HISR,26                 /* Hardware interrupt summary reg  */
                     42:        .set    DCR,27                  /* Diagnostic control register */
                     43:        .globl  PDCS
                     44:        .set    PDCS,28                 /* Purge data cache slot */

unix.superglobalmegacorp.com

This archive runs on limited infrastructure. Preserving old code on modern bandwidth. Automated agents are requested to crawl responsibly.