Return to div.t CVS log

Up to [MW Coherent from dump] / coherent / b / bin / c / n1 / i8086 / tables

Annotation of coherent/b/bin/c/n1/i8086/tables/div.t, revision 1.1

1.1     ! root        1: /////////
        !             2: /
        !             3: / Division. Can only be performed in the DXAX register.
        !             4: / The dividend is zero or sign extended. No flags are set.
        !             5: /
        !             6: /////////
        !             7: 
        !             8: DIV:
        !             9: %      PEFFECT|PRVALUE|PLVALUE
        !            10:        WORD            DXAX    AX      *       AX
        !            11:                TREG            FS16
        !            12:                ADR             WORD
        !            13:                        [ZCWD]
        !            14:                        [ZIDIV] [AR]
        !            15: 
        !            16: %      PEFFECT|PRVALUE|PLVALUE
        !            17:        WORD            DXAX    AX      *       AX
        !            18:                TREG            UWORD
        !            19:                ADR             WORD
        !            20:                        [ZSUB]  [HI R],[HI R]
        !            21:                        [ZDIV]  [AR]
        !            22: 
        !            23: ////////
        !            24: /
        !            25: / Floating point, using the numeric data coprocessor (8087).
        !            26: /
        !            27: ////////
        !            28: 
        !            29: #ifdef NDPDEF
        !            30: %      PRVALUE|P_SLT
        !            31:        FF32|FF64       FPAC    FPAC    *       FPAC
        !            32:                TREG            FF64
        !            33:                ADR             FS16
        !            34:                        [ZFDIVI] [AR]
        !            35: 
        !            36: %      PRVALUE|P_SLT
        !            37:        FF32|FF64       FPAC    FPAC    *       FPAC
        !            38:                TREG            FF64
        !            39:                ADR             FS32
        !            40:                        [ZFDIVL] [AR]
        !            41: 
        !            42: %      PRVALUE|P_SLT
        !            43:        FF32|FF64       FPAC    FPAC    *       FPAC
        !            44:                TREG            FF64
        !            45:                ADR             FF32
        !            46:                        [ZFDIVF] [AR]
        !            47: 
        !            48: %      PRVALUE|P_SLT
        !            49:        FF32|FF64       FPAC    FPAC    *       FPAC
        !            50:                TREG            FF64
        !            51:                ADR             FF64
        !            52:                        [ZFDIVD] [AR]
        !            53: #endif

This archive runs on limited infrastructure. Preserving old code on modern bandwidth. Automated agents are requested to crawl responsibly.