|
|
nono 0.0.3
# D: rD # S: rS1 # s: rS2 # I: immidiate # d: displacement # R: control register number # O: offset # W: width # B: bit # M: M # V: vector # -: unconditional # x,y,z: placeholder. ignore line. 000000 DDDDD SSSSS IIIIIIII IIIIIIII xmem.bu rD,rS1,IMM16 000001 DDDDD SSSSS IIIIIIII IIIIIIII xmem.w rD,rS1,IMM16 000010 DDDDD SSSSS IIIIIIII IIIIIIII ld.hu rD,rS1,IMM16 000011 DDDDD SSSSS IIIIIIII IIIIIIII ld.bu rD,rS1,IMM16 000100 DDDDD SSSSS IIIIIIII IIIIIIII ld.d rD,rS1,IMM16 000101 DDDDD SSSSS IIIIIIII IIIIIIII ld.w rD,rS1,IMM16 000110 DDDDD SSSSS IIIIIIII IIIIIIII ld.h rD,rS1,IMM16 000111 DDDDD SSSSS IIIIIIII IIIIIIII ld.b rD,rS1,IMM16 001000 DDDDD SSSSS IIIIIIII IIIIIIII st.d rD,rS1,IMM16 001001 DDDDD SSSSS IIIIIIII IIIIIIII st.w rD,rS1,IMM16 001010 DDDDD SSSSS IIIIIIII IIIIIIII st.h rD,rS1,IMM16 001011 DDDDD SSSSS IIIIIIII IIIIIIII st.b rD,rS1,IMM16 001100 DDDDD SSSSS IIIIIIII IIIIIIII lda.d rD,rS1,IMM16 001101 DDDDD SSSSS IIIIIIII IIIIIIII lda.w rD,rS1,IMM16 001110 DDDDD SSSSS IIIIIIII IIIIIIII lda.h rD,rS1,IMM16 001111 DDDDD SSSSS IIIIIIII IIIIIIII lda.b rD,rS1,IMM16 010000 DDDDD SSSSS IIIIIIII IIIIIIII and rD,rS1,IMM16 010001 DDDDD SSSSS IIIIIIII IIIIIIII and.u rD,rS1,IMM16 010010 DDDDD SSSSS IIIIIIII IIIIIIII mask rD,rS1,IMM16 010011 DDDDD SSSSS IIIIIIII IIIIIIII mask.u rD,rS1,IMM16 010100 DDDDD SSSSS IIIIIIII IIIIIIII xor rD,rS1,IMM16 010101 DDDDD SSSSS IIIIIIII IIIIIIII xor.u rD,rS1,IMM16 010110 DDDDD SSSSS IIIIIIII IIIIIIII or rD,rS1,IMM16 010111 DDDDD SSSSS IIIIIIII IIIIIIII or.u rD,rS1,IMM16 011000 DDDDD SSSSS IIIIIIII IIIIIIII addu rD,rS1,IMM16 011001 DDDDD SSSSS IIIIIIII IIIIIIII subu rD,rS1,IMM16 011010 DDDDD SSSSS IIIIIIII IIIIIIII divu rD,rS1,IMM16 011011 DDDDD SSSSS IIIIIIII IIIIIIII mul rD,rS1,IMM16 011100 DDDDD SSSSS IIIIIIII IIIIIIII add rD,rS1,IMM16 011101 DDDDD SSSSS IIIIIIII IIIIIIII sub rD,rS1,IMM16 011110 DDDDD SSSSS IIIIIIII IIIIIIII div rD,rS1,IMM16 011111 DDDDD SSSSS IIIIIIII IIIIIIII cmp rD,rS1,IMM16 100000 DDDDD ----- 01000 RRRRRR ----- ldcr rD,crR 100000 DDDDD ----- 01001 RRRRRR ----- fldcr rD,fcrR 100000 ----- SSSSS 10000 RRRRRR sssss stcr rS1,crR 100000 ----- SSSSS 10001 RRRRRR sssss fstcr rS1,fcrR 100000 DDDDD SSSSS 11000 RRRRRR sssss xcr rD,rS1,crR 100000 DDDDD SSSSS 11001 RRRRRR sssss fxcr rD,rS1,fcrR 100001 DDDDD SSSSS 00000 xxyyzz sssss fmul 100001 DDDDD SSSSS 00000 000000 sssss fmul.sss rD,rS1,rS2 100001 DDDDD SSSSS 00000 000001 sssss fmul.dss rD,rS1,rS2 100001 DDDDD SSSSS 00000 000100 sssss fmul.ssd rD,rS1,rS2 100001 DDDDD SSSSS 00000 000101 sssss fmul.dsd rD,rS1,rS2 100001 DDDDD SSSSS 00000 010000 sssss fmul.sds rD,rS1,rS2 100001 DDDDD SSSSS 00000 010001 sssss fmul.dds rD,rS1,rS2 100001 DDDDD SSSSS 00000 010100 sssss fmul.sdd rD,rS1,rS2 100001 DDDDD SSSSS 00000 010101 sssss fmul.ddd rD,rS1,rS2 100001 DDDDD 00000 00100 0000zz sssss flt 100001 DDDDD 00000 00100 000000 sssss flt.ss rD,rS2 100001 DDDDD 00000 00100 000001 sssss flt.ds rD,rS2 100001 DDDDD SSSSS 00101 xxyyzz sssss fadd 100001 DDDDD SSSSS 00101 000000 sssss fadd.sss rD,rS1,rS2 100001 DDDDD SSSSS 00101 000001 sssss fadd.dss rD,rS1,rS2 100001 DDDDD SSSSS 00101 000100 sssss fadd.ssd rD,rS1,rS2 100001 DDDDD SSSSS 00101 000101 sssss fadd.dsd rD,rS1,rS2 100001 DDDDD SSSSS 00101 010000 sssss fadd.sds rD,rS1,rS2 100001 DDDDD SSSSS 00101 010001 sssss fadd.dds rD,rS1,rS2 100001 DDDDD SSSSS 00101 010100 sssss fadd.sdd rD,rS1,rS2 100001 DDDDD SSSSS 00101 010101 sssss fadd.ddd rD,rS1,rS2 100001 DDDDD SSSSS 00110 xxyyzz sssss fsub 100001 DDDDD SSSSS 00110 000000 sssss fsub.sss rD,rS1,rS2 100001 DDDDD SSSSS 00110 000001 sssss fsub.dss rD,rS1,rS2 100001 DDDDD SSSSS 00110 000100 sssss fsub.ssd rD,rS1,rS2 100001 DDDDD SSSSS 00110 000101 sssss fsub.dsd rD,rS1,rS2 100001 DDDDD SSSSS 00110 010000 sssss fsub.sds rD,rS1,rS2 100001 DDDDD SSSSS 00110 010001 sssss fsub.dds rD,rS1,rS2 100001 DDDDD SSSSS 00110 010100 sssss fsub.sdd rD,rS1,rS2 100001 DDDDD SSSSS 00110 010101 sssss fsub.ddd rD,rS1,rS2 100001 DDDDD SSSSS 00111 xxyy00 sssss fcmp 100001 DDDDD SSSSS 00111 000000 sssss fcmp.sss rD,rS1,rS2 100001 DDDDD SSSSS 00111 000100 sssss fcmp.ssd rD,rS1,rS2 100001 DDDDD SSSSS 00111 010000 sssss fcmp.sds rD,rS1,rS2 100001 DDDDD SSSSS 00111 010100 sssss fcmp.sdd rD,rS1,rS2 100001 DDDDD 00000 01001 00yy00 sssss int 100001 DDDDD 00000 01001 000000 sssss int.ss rD,rS2 100001 DDDDD 00000 01001 000100 sssss int.ss rD,rS2 100001 DDDDD 00000 01010 00yy00 sssss nint 100001 DDDDD 00000 01010 000000 sssss nint.ss rD,rS2 100001 DDDDD 00000 01010 000100 sssss nint.sd rD,rS2 100001 DDDDD 00000 01011 00yy00 sssss trnc 100001 DDDDD 00000 01011 000000 sssss trnc.ss rD,rS2 100001 DDDDD 00000 01011 000100 sssss trnc.sd rD,rS2 100001 DDDDD SSSSS 01110 xxyyzz sssss fdiv 100001 DDDDD SSSSS 01110 000000 sssss fdiv.sss rD,rS1,rS2 100001 DDDDD SSSSS 01110 000001 sssss fdiv.dss rD,rS1,rS2 100001 DDDDD SSSSS 01110 000100 sssss fdiv.ssd rD,rS1,rS2 100001 DDDDD SSSSS 01110 000101 sssss fdiv.dsd rD,rS1,rS2 100001 DDDDD SSSSS 01110 010000 sssss fdiv.sds rD,rS1,rS2 100001 DDDDD SSSSS 01110 010001 sssss fdiv.dds rD,rS1,rS2 100001 DDDDD SSSSS 01110 010100 sssss fdiv.sdd rD,rS1,rS2 100001 DDDDD SSSSS 01110 010101 sssss fdiv.ddd rD,rS1,rS2 110000 ddddd ddddd dddddddd dddddddd br D26 110001 ddddd ddddd dddddddd dddddddd br.n D26 110010 ddddd ddddd dddddddd dddddddd bsr D26 110011 ddddd ddddd dddddddd dddddddd bsr.n D26 110100 BBBBB SSSSS dddddddd dddddddd bb0 B5,rS1,D16 110101 BBBBB SSSSS dddddddd dddddddd bb0.n B5,rS1,D16 110110 BBBBB SSSSS dddddddd dddddddd bb1 B5,rS1,D16 110111 BBBBB SSSSS dddddddd dddddddd bb1.n B5,rS1,D16 111010 MMMMM SSSSS dddddddd dddddddd bcnd M5,rS1,D16 111011 MMMMM SSSSS dddddddd dddddddd bcnd.n M5,rS1,D16 111100 DDDDD SSSSS 10000 0WWWWW OOOOO clr rD,rS1,W5<O5> 111100 DDDDD SSSSS 10001 0WWWWW OOOOO set rD,rS1,W5<O5> 111100 DDDDD SSSSS 10010 0WWWWW OOOOO ext rD,rS1,W5<O5> 111100 DDDDD SSSSS 10011 0WWWWW OOOOO extu rD,rS1,W5<O5> 111100 DDDDD SSSSS 10100 0WWWWW OOOOO mak rD,rS1,W5<O5> 111100 DDDDD SSSSS 10101 0----- OOOOO rot rD,rS1,O5 111100 BBBBB SSSSS 11010 00VVVV VVVVV tb0 B5,rS1,VEC9 111100 BBBBB SSSSS 11011 00VVVV VVVVV tb1 B5,rS1,VEC9 111100 MMMMM SSSSS 11101 00VVVV VVVVV tcnd M5,rS1,VEC9 111101 DDDDD SSSSS 00000 000000 sssss xmem.bu rD,rS1,rS2 111101 DDDDD SSSSS 00000 001000 sssss xmem.bu.usr rD,rS1,rS2 111101 DDDDD SSSSS 00000 010000 sssss xmem.bu rD,rS1[rS2] 111101 DDDDD SSSSS 00000 011000 sssss xmem.bu.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00000 100000 sssss xmem.w rD,rS1,rS2 111101 DDDDD SSSSS 00000 101000 sssss xmem.w.usr rD,rS1,rS2 111101 DDDDD SSSSS 00000 110000 sssss xmem.w rD,rS1[rS2] 111101 DDDDD SSSSS 00000 111000 sssss xmem.w.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00001 000000 sssss ld.hu rD,rS1,rS2 111101 DDDDD SSSSS 00001 001000 sssss ld.hu.usr rD,rS1,rS2 111101 DDDDD SSSSS 00001 010000 sssss ld.hu rD,rS1[rS2] 111101 DDDDD SSSSS 00001 011000 sssss ld.hu.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00001 100000 sssss ld.bu rD,rS1,rS2 111101 DDDDD SSSSS 00001 101000 sssss ld.bu.usr rD,rS1,rS2 111101 DDDDD SSSSS 00001 110000 sssss ld.bu rD,rS1[rS2] 111101 DDDDD SSSSS 00001 111000 sssss ld.bu.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00010 000000 sssss ld.d rD,rS1,rS2 111101 DDDDD SSSSS 00010 001000 sssss ld.d.usr rD,rS1,rS2 111101 DDDDD SSSSS 00010 010000 sssss ld.d rD,rS1[rS2] 111101 DDDDD SSSSS 00010 011000 sssss ld.d.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00010 100000 sssss ld.w rD,rS1,rS2 111101 DDDDD SSSSS 00010 101000 sssss ld.w.usr rD,rS1,rS2 111101 DDDDD SSSSS 00010 110000 sssss ld.w rD,rS1[rS2] 111101 DDDDD SSSSS 00010 111000 sssss ld.w.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00011 000000 sssss ld.h rD,rS1,rS2 111101 DDDDD SSSSS 00011 001000 sssss ld.h.usr rD,rS1,rS2 111101 DDDDD SSSSS 00011 010000 sssss ld.h rD,rS1[rS2] 111101 DDDDD SSSSS 00011 011000 sssss ld.h.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00011 100000 sssss ld.b rD,rS1,rS2 111101 DDDDD SSSSS 00011 101000 sssss ld.b.usr rD,rS1,rS2 111101 DDDDD SSSSS 00011 110000 sssss ld.b rD,rS1[rS2] 111101 DDDDD SSSSS 00011 111000 sssss ld.b.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00100 000000 sssss st.d rD,rS1,rS2 111101 DDDDD SSSSS 00100 001000 sssss st.d.usr rD,rS1,rS2 111101 DDDDD SSSSS 00100 010000 sssss st.d rD,rS1[rS2] 111101 DDDDD SSSSS 00100 011000 sssss st.d.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00100 100000 sssss st.w rD,rS1,rS2 111101 DDDDD SSSSS 00100 101000 sssss st.w.usr rD,rS1,rS2 111101 DDDDD SSSSS 00100 110000 sssss st.w rD,rS1[rS2] 111101 DDDDD SSSSS 00100 111000 sssss st.w.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00101 000000 sssss st.h rD,rS1,rS2 111101 DDDDD SSSSS 00101 001000 sssss st.h.usr rD,rS1,rS2 111101 DDDDD SSSSS 00101 010000 sssss st.h rD,rS1[rS2] 111101 DDDDD SSSSS 00101 011000 sssss st.h.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00101 100000 sssss st.b rD,rS1,rS2 111101 DDDDD SSSSS 00101 101000 sssss st.b.usr rD,rS1,rS2 111101 DDDDD SSSSS 00101 110000 sssss st.b rD,rS1[rS2] 111101 DDDDD SSSSS 00101 111000 sssss st.b.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00110 000000 sssss lda.d rD,rS1,rS2 111101 DDDDD SSSSS 00110 001000 sssss lda.d.usr rD,rS1,rS2 111101 DDDDD SSSSS 00110 010000 sssss lda.d rD,rS1[rS2] 111101 DDDDD SSSSS 00110 011000 sssss lda.d.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00110 100000 sssss lda.w rD,rS1,rS2 111101 DDDDD SSSSS 00110 101000 sssss lda.w.usr rD,rS1,rS2 111101 DDDDD SSSSS 00110 110000 sssss lda.w rD,rS1[rS2] 111101 DDDDD SSSSS 00110 111000 sssss lda.w.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00111 000000 sssss lda.h rD,rS1,rS2 111101 DDDDD SSSSS 00111 001000 sssss lda.h.usr rD,rS1,rS2 111101 DDDDD SSSSS 00111 010000 sssss lda.h rD,rS1[rS2] 111101 DDDDD SSSSS 00111 011000 sssss lda.h.usr rD,rS1[rS2] 111101 DDDDD SSSSS 00111 100000 sssss lda.b rD,rS1,rS2 111101 DDDDD SSSSS 00111 101000 sssss lda.b.usr rD,rS1,rS2 111101 DDDDD SSSSS 00111 110000 sssss lda.b rD,rS1[rS2] 111101 DDDDD SSSSS 00111 111000 sssss lda.b.usr rD,rS1[rS2] 111101 DDDDD SSSSS 01000 000000 sssss and rD,rS1,rS2 111101 DDDDD SSSSS 01000 100000 sssss and.c rD,rS1,rS2 111101 DDDDD SSSSS 01010 000000 sssss xor rD,rS1,rS2 111101 DDDDD SSSSS 01010 100000 sssss xor.c rD,rS1,rS2 111101 DDDDD SSSSS 01011 000000 sssss or rD,rS1,rS2 111101 DDDDD SSSSS 01011 100000 sssss or.c rD,rS1,rS2 111101 DDDDD SSSSS 01100 000000 sssss addu rD,rS1,rS2 111101 DDDDD SSSSS 01100 001000 sssss addu.co rD,rS1,rS2 111101 DDDDD SSSSS 01100 010000 sssss addu.ci rD,rS1,rS2 111101 DDDDD SSSSS 01100 011000 sssss addu.cio rD,rS1,rS2 111101 DDDDD SSSSS 01100 100000 sssss subu rD,rS1,rS2 111101 DDDDD SSSSS 01100 101000 sssss subu.co rD,rS1,rS2 111101 DDDDD SSSSS 01100 110000 sssss subu.ci rD,rS1,rS2 111101 DDDDD SSSSS 01100 111000 sssss subu.cio rD,rS1,rS2 111101 DDDDD SSSSS 01101 0--000 sssss divu rD,rS1,rS2 111101 DDDDD SSSSS 01101 1--000 sssss mul rD,rS1,rS2 111101 DDDDD SSSSS 01110 000000 sssss add rD,rS1,rS2 111101 DDDDD SSSSS 01110 001000 sssss add.co rD,rS1,rS2 111101 DDDDD SSSSS 01110 010000 sssss add.ci rD,rS1,rS2 111101 DDDDD SSSSS 01110 011000 sssss add.cio rD,rS1,rS2 111101 DDDDD SSSSS 01110 100000 sssss sub rD,rS1,rS2 111101 DDDDD SSSSS 01110 101000 sssss sub.co rD,rS1,rS2 111101 DDDDD SSSSS 01110 110000 sssss sub.ci rD,rS1,rS2 111101 DDDDD SSSSS 01110 111000 sssss sub.cio rD,rS1,rS2 111101 DDDDD SSSSS 01111 0--000 sssss div rD,rS1,rS2 111101 DDDDD SSSSS 01111 1--000 sssss cmp rD,rS1,rS2 111101 DDDDD SSSSS 10000 000000 sssss clr rD,rS1,rS2 111101 DDDDD SSSSS 10001 000000 sssss set rD,rS1,rS2 111101 DDDDD SSSSS 10010 000000 sssss ext rD,rS1,rS2 111101 DDDDD SSSSS 10011 000000 sssss extu rD,rS1,rS2 111101 DDDDD SSSSS 10100 000000 sssss mak rD,rS1,rS2 111101 DDDDD SSSSS 10101 000000 sssss rot rD,rS1,rS2 111101 ----- ----- 11000 000000 sssss jmp rS2 111101 ----- ----- 11000 100000 sssss jmp.n rS2 111101 ----- ----- 11001 000000 sssss jsr rS2 111101 ----- ----- 11001 100000 sssss jsr.n rS2 111101 DDDDD ----- 11101 000000 sssss ff1 rD,rS2 111101 DDDDD ----- 11101 100000 sssss ff0 rD,rS2 111101 ----- SSSSS 11111 000000 sssss tbnd rS1,rS2 111101 ----- ----- 11111 100000 ----- rte 111110 ----- SSSSS IIIIIIII IIIIIIII tbnd rS1,IMM16
This archive runs on limited infrastructure. Preserving old code on modern bandwidth. Automated agents are requested to crawl responsibly.