--- nono/m88xx0/m88100ops.cpp	2026/04/29 17:05:15	1.1.1.13
+++ nono/m88xx0/m88100ops.cpp	2026/04/29 17:05:47	1.1.1.16
@@ -20,13 +20,13 @@
 #define O5		m88100opf_O5(reg.opX)
 #define IMM16	m88100opf_IMM16(reg.opX)
 #define VEC9	m88100opf_VEC9(reg.opX)
+#define IsCO	((reg.opX & 0x100))
+#define IsCI	((reg.opX & 0x200))
 
 // 符号拡張・シフト済みのディスプレースメント
 // XXX: (負数の右シフト)GCC only
 #define D16		(((int32)(int16)reg.opX) << 2)
 #define D26		(((int32)(reg.opX << 6) >> 4))
-#define IsCO	((reg.opX >> 8) & 1)
-#define IsCI	((reg.opX >> 9) & 1)
 
 // レジスタアクセス
 #define rD	(reg.r[FLD_D])
@@ -47,13 +47,17 @@ do {	\
 	if (t == 0) {	\
 		v = u2f(reg.r[n]);	\
 	} else if (t == 1) {	\
-		v = u2d(((uint64)reg.r[n] << 32) | reg.r[(n + 1) & 31]);	\
+		uint64 tmp = (uint64)reg.r[n] << 32;	\
+		if (__predict_true(n != 31))	\
+			tmp |= reg.r[n + 1];	\
+		v = u2d(tmp);	\
 	} else {	\
 		FPPreciseException(FPECR_FROP);	\
 		return;	\
 	}	\
 } while (0)
 
+// n==0 は事前に弾いてある。
 #define FP_SET(t, n, v)	\
 do {	\
 	if (t == 0) {	\
@@ -69,8 +73,15 @@ do {	\
 	}	\
 } while (0)
 
+#define CHECK_FPU	do {	\
+	if (IsFPUEnable() == false) {	\
+		FPPreciseException(FPECR_FUNIMP);	\
+		return;	\
+	}	\
+} while (0)
+
 // ブランチ命令
-inline void
+void
 MPU88xx0Device::DoBranch(uint32 toaddr, bool next_exec)
 {
 	// ジャンプ先アドレスの下位2bitはマスクされる
@@ -137,20 +148,6 @@ MPU88xx0Device::DoBranch(uint32 toaddr,
 	}
 }
 
-// ロードストアユニットの usr の処理。
-// 正常なら true を返す (ので呼び出し側は実行継続)、
-// 例外が起きたら処理して false を返すので呼び出し側は即リターンすること。
-inline bool
-MPU88xx0Device::ldst_usr(uint32& usr)
-{
-	usr = (reg.opX & (1 << 8)) ? DM_USR : 0;
-	if (IsUser() && usr) {
-		Exception(EXCEP_PRIV);
-		return false;
-	}
-	return true;
-}
-
 // MEMO: ロードストアでの usr の処理で、CMMU に対して
 // usr を引数ではなくSetSuper() の呼び出しで渡すようにしている。
 // データのロードストアだけがあるのなら usr を引数で渡すほうが
@@ -164,41 +161,37 @@ MPU88xx0Device::ldst_usr(uint32& usr)
 inline uint32
 MPU88xx0Device::ldst_scale(uint32 size)
 {
-	if ((reg.opX & (1 << 9)) != 0) {
+	if ((reg.opX & (1U << 9)) != 0) {
 		return rS1 + rS2 * size;
 	} else {
 		return rS1 + rS2;
 	}
 }
 
-// ロードストアユニットの align の処理。
-// 正常なら true を返す (ので呼び出し側は実行継続)、
-// 例外が起きたら処理して false を返すので呼び出し側は即リターンすること。
-inline bool
-MPU88xx0Device::ldst_align(uint32 size, uint32& addr)
-{
-	if ((addr & (size - 1)) != 0) {
-		if (IsMXM()) {
-			addr &= ~(size - 1);
-		} else {
-			Exception(EXCEP_MISALIGNED);
-			return false;
-		}
-	}
-	return true;
-}
-
-// ロードストアユニットの usr と scale の処理 (呼び出し用マクロ)
+// ロードストアユニットの usr と scale の処理。
+// 正常な場合は usr と addr を更新する。
+// 例外の場合は例外を処理してこのマクロが展開してある関数から return する。
 #define LDST_USR_SCALE(size) do {				\
-	if (ldst_usr(usr) == false)					\
+	usr = (reg.opX & (1U << 8)) ? DM_USR : 0;	\
+	if (IsUser() && usr) {						\
+		Exception(EXCPRI_PRIV);					\
 		return;									\
+	}											\
 	addr = ldst_scale(size);					\
 } while (0)
 
-// ロードストアユニットの align の処理 (呼び出し用マクロ)
+// ロードストアユニットの align の処理。
+// 正常な場合は addr を更新する可能性がある。
+// 例外の場合は例外を処理してこのマクロが展開されてる関数から return する。
 #define LDST_ALIGN(size) do {					\
-	if (ldst_align(size, addr) == false)		\
-		return;									\
+	if ((addr & (size - 1)) != 0) {				\
+		if (IsMXM()) {							\
+			addr &= ~(size - 1);				\
+		} else {								\
+			InternalException(EXCVEC_MISALIGNED);	\
+			return;								\
+		}										\
+	}											\
 } while (0)
 
 // ロードストアユニットのまとめたもの
@@ -207,6 +200,18 @@ MPU88xx0Device::ldst_align(uint32 size,
 	LDST_ALIGN(size);							\
 } while (0)
 
+// .usr 開始。
+#define ENTER_USR() do {						\
+	if (__predict_false(usr))					\
+		cmmu[1]->SetSuper(false);				\
+} while (0)
+
+// .usr 終了。
+#define LEAVE_USR() do {						\
+	if (__predict_false(usr))					\
+		cmmu[1]->SetSuper(true);				\
+} while (0)
+
 // 幅規制付き算術左シフト
 static inline uint32
 ASL(uint32 a, int n)
@@ -224,7 +229,7 @@ ASR(uint32 a, int n)
 {
 	if (n <= 0)
 		return a;
-	if (n >= 32)
+	if (n >= 31)
 		return (int32)a < 0 ? -1 : 0;
 	// XXX: 負数の右シフト
 	return (int32)a >> n;
@@ -255,10 +260,10 @@ isovf_sub(uint32 s1, uint32 s2, uint32 r
 }
 
 // bcnd のやつ
-static inline int
+static inline uint
 acc_cnd(uint32 r)
 {
-	int rv;
+	uint rv;
 	if ((r & 0x80000000) != 0) {
 		if (r == 0x80000000) {
 			rv = 0x8;
@@ -281,9 +286,9 @@ acc_bf(int w, int ofs)
 {
 	uint32 m;
 	if (w == 0) {
-		m = 0xFFFFFFFFU;
+		m = 0xffffffffU;
 	} else {
-		m = ~(0xFFFFFFFFU << w);
+		m = ~(0xffffffffU << w);
 	}
 	return m << ofs;
 }
@@ -304,7 +309,7 @@ static int rm_to_round[4] = {
 OP_DEF(xmem_bu_imm)
 {
 	uint32 addr;
-	uint64 tmp;
+	busdata data;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(1);
@@ -312,21 +317,21 @@ OP_DEF(xmem_bu_imm)
 	AddCycle(4);	// Table.7-3
 
 	lastaddr = addr;
-	tmp = cmmu[1]->xmem_8(addr, rD & 0xff);
-	if ((int64)tmp < 0) {
-		XmemDataException(addr, DM_BU | DM_LOCK);
+	data = cmmu[1]->xmem_1(addr, rD & 0xff);
+	if (__predict_false(data.IsBusErr())) {
+		XmemDataException(addr, DM_BU);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = tmp;
+	rD = data.Data();
 }
 
 // 000001_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(xmem_w_imm)
 {
 	uint32 addr;
-	uint64 tmp;
+	busdata data;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(4);
@@ -334,21 +339,21 @@ OP_DEF(xmem_w_imm)
 	AddCycle(4);	// Table.7-3
 
 	lastaddr = addr;
-	tmp = cmmu[1]->xmem_32(addr, rD);
-	if ((int64)tmp < 0) {
-		XmemDataException(addr, DM_W | DM_LOCK);
+	data = cmmu[1]->xmem_4(addr, rD);
+	if (__predict_false(data.IsBusErr())) {
+		XmemDataException(addr, DM_W);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = tmp;
+	rD = data.Data();
 }
 
 // 000010_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(ld_hu_imm)
 {
 	uint32 addr;
-	uint64 data;
+	busdata data;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(2);
@@ -356,21 +361,21 @@ OP_DEF(ld_hu_imm)
 	AddCycle(3);	// Table.7-3
 
 	lastaddr = addr;
-	data = cmmu[1]->load_16(addr);
-	if ((int64)data < 0) {
+	data = cmmu[1]->load_2(addr);
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException32(addr, DM_HU);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = data;
+	rD = data.Data();
 }
 
 // 000011_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(ld_bu_imm)
 {
 	uint32 addr;
-	uint64 data;
+	busdata data;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(1);
@@ -378,21 +383,21 @@ OP_DEF(ld_bu_imm)
 	AddCycle(3);	// Table.7-3
 
 	lastaddr = addr;
-	data = cmmu[1]->load_8(addr);
-	if ((int64)data < 0) {
+	data = cmmu[1]->load_1(addr);
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException32(addr, DM_BU);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = data;
+	rD = data.Data();
 }
 
 // 000100_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(ld_d_imm)
 {
-	uint32 addr;
-	uint64 data1, data2;
+	uint32 addr;	// ReadDataException64() に渡すのは常に先頭アドレス。
+	busdata data;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(8);
@@ -400,28 +405,32 @@ OP_DEF(ld_d_imm)
 	AddCycle(4);	// Table.7-3
 
 	lastaddr = addr;
-	data1 = cmmu[1]->load_32(addr);
-	if ((int64)data1 < 0) {
+
+	data = cmmu[1]->load_4(addr);
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException64(addr, DM_D1);
 		return;
 	}
-	addr += 4;
-	data2 = cmmu[1]->load_32(addr);
-	if ((int64)data2 < 0) {
+	if (__predict_true(FLD_D != 0)) {
+		rD = data.Data();
+	}
+
+	data = cmmu[1]->load_4(addr + 4);
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException64(addr, DM_D2);
 		return;
 	}
 
-	rD  = data1;
-	rD2 = data2;
-	reg.r[0] = 0;
+	if (__predict_true(FLD_D2 != 0)) {
+		rD2 = data.Data();
+	}
 }
 
 // 000101_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(ld_w_imm)
 {
 	uint32 addr;
-	uint64 data;
+	busdata data;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(4);
@@ -429,21 +438,21 @@ OP_DEF(ld_w_imm)
 	AddCycle(3);	// Table.7-3
 
 	lastaddr = addr;
-	data = cmmu[1]->load_32(addr);
-	if ((int64)data < 0) {
+	data = cmmu[1]->load_4(addr);
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException32(addr, DM_W);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = data;
+	rD = data.Data();
 }
 
 // 000110_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(ld_h_imm)
 {
 	uint32 addr;
-	uint64 data;
+	busdata data;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(2);
@@ -451,21 +460,21 @@ OP_DEF(ld_h_imm)
 	AddCycle(3);	// Table.7-3
 
 	lastaddr = addr;
-	data = cmmu[1]->load_16(addr);
-	if ((int64)data < 0) {
+	data = cmmu[1]->load_2(addr);
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException32(addr, DM_H);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = (uint32)(int32)(int16)data;
+	rD = (uint32)(int32)(int16)data.Data();
 }
 
 // 000111_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(ld_b_imm)
 {
 	uint32 addr;
-	uint64 data;
+	busdata data;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(1);
@@ -473,21 +482,21 @@ OP_DEF(ld_b_imm)
 	AddCycle(3);	// Table.7-3
 
 	lastaddr = addr;
-	data = cmmu[1]->load_8(addr);
-	if ((int64)data < 0) {
+	data = cmmu[1]->load_1(addr);
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException32(addr, DM_B);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = (uint32)(int32)(int8)data;
+	rD = (uint32)(int32)(int8)data.Data();
 }
 
 // 001000_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(st_d_imm)
 {
-	uint32 addr;
-	uint64 rv;
+	uint32 addr;	// WriteDataException64() に渡すのは常に先頭アドレス。
+	busdata r;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(8);
@@ -495,14 +504,15 @@ OP_DEF(st_d_imm)
 	AddCycle(1 + 4);	// Table.7-3
 
 	lastaddr = addr;
-	rv = cmmu[1]->store_32(addr, rD);
-	if ((int64)rv < 0) {
+
+	r = cmmu[1]->store_4(addr, rD);
+	if (__predict_false(r.IsBusErr())) {
 		WriteDataException64(addr, DM_D1);
 		return;
 	}
-	addr += 4;
-	rv = cmmu[1]->store_32(addr, rD2);
-	if ((int64)rv < 0) {
+
+	r = cmmu[1]->store_4(addr + 4, rD2);
+	if (__predict_false(r.IsBusErr())) {
 		WriteDataException64(addr, DM_D2);
 		return;
 	}
@@ -512,7 +522,7 @@ OP_DEF(st_d_imm)
 OP_DEF(st_w_imm)
 {
 	uint32 addr;
-	uint64 rv;
+	busdata r;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(4);
@@ -520,8 +530,8 @@ OP_DEF(st_w_imm)
 	AddCycle(3);	// Table.7-3
 
 	lastaddr = addr;
-	rv = cmmu[1]->store_32(addr, rD);
-	if ((int64)rv < 0) {
+	r = cmmu[1]->store_4(addr, rD);
+	if (__predict_false(r.IsBusErr())) {
 		WriteDataException32(addr, DM_W);
 		return;
 	}
@@ -531,7 +541,7 @@ OP_DEF(st_w_imm)
 OP_DEF(st_h_imm)
 {
 	uint32 addr;
-	uint64 rv;
+	busdata r;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(2);
@@ -539,8 +549,8 @@ OP_DEF(st_h_imm)
 	AddCycle(3);	// Table.7-3
 
 	lastaddr = addr;
-	rv = cmmu[1]->store_16(addr, rD & 0xffff);
-	if ((int64)rv < 0) {
+	r = cmmu[1]->store_2(addr, rD & 0xffff);
+	if (__predict_false(r.IsBusErr())) {
 		WriteDataException32(addr, DM_H);
 		return;
 	}
@@ -550,7 +560,7 @@ OP_DEF(st_h_imm)
 OP_DEF(st_b_imm)
 {
 	uint32 addr;
-	uint64 rv;
+	busdata r;
 
 	addr = rS1 + IMM16;
 	LDST_ALIGN(1);
@@ -558,8 +568,8 @@ OP_DEF(st_b_imm)
 	AddCycle(3);	// Table.7-3
 
 	lastaddr = addr;
-	rv = cmmu[1]->store_8(addr, rD & 0xff);
-	if ((int64)rv < 0) {
+	r = cmmu[1]->store_1(addr, rD & 0xff);
+	if (__predict_false(r.IsBusErr())) {
 		WriteDataException32(addr, DM_B);
 		return;
 	}
@@ -680,15 +690,12 @@ OP_DEF(subu_imm)
 // 011010_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(divu_imm)
 {
-	if (!IsFPUEnable()) {
-		fpu_unimpl();
-		return;
-	}
+	CHECK_FPU;
 
 	AddCycle(38);	// Table.7-6 (ただしざっくり)
 
 	if (IMM16 == 0) {
-		Exception(EXCEP_INT_DIV);
+		InternalException(EXCVEC_INT_DIV);
 		return;
 	}
 	if (FLD_D == 0)
@@ -699,10 +706,7 @@ OP_DEF(divu_imm)
 // 011011_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(mul_imm)
 {
-	if (!IsFPUEnable()) {
-		fpu_unimpl();
-		return;
-	}
+	CHECK_FPU;
 
 	AddCycle(4);	// Table.7-6 (ただしざっくり)
 
@@ -717,7 +721,7 @@ OP_DEF(add_imm)
 	uint32 imm = IMM16;
 	uint32 res = rS1 + imm;
 	if (isovf_add(rS1, imm, res)) {
-		Exception(EXCEP_INT_OVF);
+		InternalException(EXCVEC_INT_OVF);
 		return;
 	}
 	if (FLD_D == 0)
@@ -731,7 +735,7 @@ OP_DEF(sub_imm)
 	uint32 imm = IMM16;
 	uint32 res = rS1 - imm;
 	if (isovf_sub(rS1, imm, res)) {
-		Exception(EXCEP_INT_OVF);
+		InternalException(EXCVEC_INT_OVF);
 		return;
 	}
 	if (FLD_D == 0)
@@ -742,15 +746,12 @@ OP_DEF(sub_imm)
 // 011110_DDDDDSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(div_imm)
 {
-	if (!IsFPUEnable()) {
-		fpu_unimpl();
-		return;
-	}
+	CHECK_FPU;
 
 	AddCycle(38);	// Table.7-6 (ただしざっくり)
 
 	if ((int32)rS1 < 0 || IMM16 == 0) {
-		Exception(EXCEP_INT_DIV);
+		InternalException(EXCVEC_INT_DIV);
 		return;
 	}
 	if (FLD_D == 0)
@@ -769,15 +770,15 @@ OP_DEF(cmp_imm)
 // 100000_DDDDDzzzzz_01000n_nnnnnzzzzz
 OP_DEF(ldcr)
 {
-	if (IsUser()) {
-		Exception(EXCEP_PRIV);
+	if (__predict_false(IsUser())) {
+		Exception(EXCPRI_PRIV);
 		return;
 	}
 	if (FLD_CR > countof(reg.cr)) {
 		// 制御レジスタ番号が範囲外の時は
 		// 88100 では undocumented、
 		// 88110 では Unimplemented Opcode 例外。
-		Exception(EXCEP_UNIMPL_OP);
+		Exception(EXCPRI_UNIMPL_OP);
 		return;
 	}
 	if (FLD_D == 0)
@@ -801,7 +802,7 @@ OP_DEF(fldcr)
 	if (n >= 62) {
 		n = n - 62 + 9;
 	} else {
-		if (IsUser()) {
+		if (__predict_false(IsUser())) {
 			FPPreciseException(FPECR_FPRV);
 			return;
 		}
@@ -820,19 +821,24 @@ OP_DEF(fldcr)
 // 100000_zzzzzSSSSS_10000n_nnnnnsssss
 OP_DEF(stcr)
 {
-	if (IsUser()) {
-		Exception(EXCEP_PRIV);
+	if (__predict_false(IsUser())) {
+		Exception(EXCPRI_PRIV);
 		return;
 	}
-	if (FLD_CR > countof(reg.cr)) {
+
+	uint n = FLD_CR;
+	if (n > countof(reg.cr)) {
 		// 制御レジスタ番号が範囲外の時は
 		// 88100 では undocumented、
 		// 88110 では Unimplemented Opcode 例外。
-		Exception(EXCEP_UNIMPL_OP);
+		Exception(EXCPRI_UNIMPL_OP);
 		return;
 	}
-	reg.cr[FLD_CR] = rS1;
-	if (FLD_CR == 1) {
+	// PID, SXIP は Read Only。
+	if (__predict_true(n != 0 && n != 4)) {
+		reg.cr[n] = rS1;
+	}
+	if (n == 1) {
 		SetPSR();
 	}
 }
@@ -853,7 +859,7 @@ OP_DEF(fstcr)
 	if (n >= 62) {
 		n = n - 62 + 9;
 	} else {
-		if (IsUser()) {
+		if (__predict_false(IsUser())) {
 			FPPreciseException(FPECR_FPRV);
 			return;
 		}
@@ -877,24 +883,29 @@ OP_DEF(xcr)
 {
 	uint32 tmp;
 
-	if (IsUser()) {
-		Exception(EXCEP_PRIV);
+	if (__predict_false(IsUser())) {
+		Exception(EXCPRI_PRIV);
 		return;
 	}
-	if (FLD_CR > countof(reg.cr)) {
+
+	uint n = FLD_CR;
+	if (n > countof(reg.cr)) {
 		// 制御レジスタ番号が範囲外の時は
 		// 88100 では undocumented、
 		// 88110 では Unimplemented Opcode 例外。
-		Exception(EXCEP_UNIMPL_OP);
+		Exception(EXCPRI_UNIMPL_OP);
 		return;
 	}
 	tmp = rS1;
-	rD = reg.cr[FLD_CR];
-	reg.cr[FLD_CR] = tmp;
-	if (FLD_CR == 1) {
-		SetPSR();
+	rD = reg.cr[n];
+	// PID, SXIP は Read Only。
+	if (__predict_true(n != 0 && n != 4)) {
+		reg.cr[n] = tmp;
 	}
 	reg.r[0] = 0;
+	if (n == 1) {
+		SetPSR();
+	}
 }
 
 // 100000_DDDDDSSSSS_11001n_nnnnnsssss
@@ -910,7 +921,7 @@ OP_DEF(fxcr)
 	// FCR9..61 read0	FPRV	FUNIMP	FPRV
 	// FCR62,63 xchg	xchg	xchg	xchg
 
-	if (IsUser() && n < 62) {
+	if (__predict_false(IsUser()) && n < 62) {
 		FPPreciseException(FPECR_FPRV);
 		return;
 	}
@@ -941,10 +952,10 @@ OP_DEF(fxcr)
 // 100001_DDDDDSSSSS_00000n_nnnnnsssss
 OP_DEF(fmul)
 {
-	// 暫定
 	double s1;
 	double s2;
 
+	CHECK_FPU;
 	if (FLD_D == 0) {
 		FPPreciseException(FPECR_FUNIMP);
 		return;
@@ -958,7 +969,7 @@ OP_DEF(fmul)
 // 100001_DDDDD00000_001000_000nnsssss
 OP_DEF(flt)
 {
-	// 暫定
+	CHECK_FPU;
 	if (FLD_D == 0) {
 		FPPreciseException(FPECR_FUNIMP);
 		return;
@@ -971,10 +982,10 @@ OP_DEF(flt)
 // 100001_DDDDDSSSSS_00101n_nnnnnsssss
 OP_DEF(fadd)
 {
-	// 暫定
 	double s1;
 	double s2;
 
+	CHECK_FPU;
 	if (FLD_D == 0) {
 		FPPreciseException(FPECR_FUNIMP);
 		return;
@@ -988,10 +999,10 @@ OP_DEF(fadd)
 // 100001_DDDDDSSSSS_00110n_nnnnnsssss
 OP_DEF(fsub)
 {
-	// 暫定
 	double s1;
 	double s2;
 
+	CHECK_FPU;
 	if (FLD_D == 0) {
 		FPPreciseException(FPECR_FUNIMP);
 		return;
@@ -1008,6 +1019,7 @@ OP_DEF(fcmp)
 	double s1;
 	double s2;
 
+	CHECK_FPU;
 	if (FLD_D == 0) {
 		FPPreciseException(FPECR_FUNIMP);
 		return;
@@ -1033,10 +1045,10 @@ OP_DEF(fcmp)
 
 	uint32 res = 0;
 	if (s2 >= 0) {
-		if (s1 <= 0 || s2 <= s1) res |= 0x0800;	// ob
+		if (s1 <= 0 || s1 >= s2) res |= 0x0800;	// ob
 		if (0 <  s1 && s1 <  s2) res |= 0x0400;	// in
 		if (0 <= s1 && s1 <= s2) res |= 0x0200;	// ib
-		if (s1 < 0  || s2 <  s1) res |= 0x0100;	// ou
+		if (s1 < 0  || s1 >  s2) res |= 0x0100;	// ou
 	}
 	if (s1 >= s2) res |= 0x0080;		// ge
 	if (s1 <  s2) res |= 0x0040;		// lt
@@ -1064,6 +1076,7 @@ MPU88xx0Device::ops_int(int rndmode)
 	double res;
 	int exponent;
 
+	CHECK_FPU;
 	if (FLD_D == 0) {
 		FPPreciseException(FPECR_FUNIMP);
 		return;
@@ -1115,10 +1128,10 @@ OP_DEF(trnc)
 // 100001_DDDDDSSSSS_01110n_nnnnnsssss
 OP_DEF(fdiv)
 {
-	// 暫定
 	double s1;
 	double s2;
 
+	CHECK_FPU;
 	if (FLD_D == 0) {
 		FPPreciseException(FPECR_FUNIMP);
 		return;
@@ -1162,7 +1175,7 @@ OP_DEF(bsr_n)
 // 110100_nnnnnSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(bb0)
 {
-	if ((rS1 & (1 << B5)) == 0) {
+	if ((rS1 & (1U << B5)) == 0) {
 		AddCycle(1);	// Table.7-5
 		DoBranch(reg.xip + D16, false);
 	}
@@ -1171,7 +1184,7 @@ OP_DEF(bb0)
 // 110101_nnnnnSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(bb0_n)
 {
-	if ((rS1 & (1 << B5)) == 0) {
+	if ((rS1 & (1U << B5)) == 0) {
 		DoBranch(reg.xip + D16, true);
 	}
 }
@@ -1179,7 +1192,7 @@ OP_DEF(bb0_n)
 // 110110_nnnnnSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(bb1)
 {
-	if ((rS1 & (1 << B5)) != 0) {
+	if ((rS1 & (1U << B5)) != 0) {
 		AddCycle(1);	// Table.7-5
 		DoBranch(reg.xip + D16, false);
 	}
@@ -1188,7 +1201,7 @@ OP_DEF(bb1)
 // 110111_nnnnnSSSSS_nnnnnn_nnnnnnnnnn
 OP_DEF(bb1_n)
 {
-	if ((rS1 & (1 << B5)) != 0) {
+	if ((rS1 & (1U << B5)) != 0) {
 		DoBranch(reg.xip + D16, true);
 	}
 }
@@ -1230,7 +1243,7 @@ OP_DEF(set_1)
 OP_DEF(ext_1)
 {
 	int w, o, left;
-	uint32 tmp;
+	uint32 res;
 
 	if (FLD_D == 0)
 		return;
@@ -1239,16 +1252,16 @@ OP_DEF(ext_1)
 		w = 32;
 	o = O5;
 	left = 32 - w - o;
-	tmp = ASL(rS1, left);
-	tmp = ASR(tmp, left);
-	rD = ASR(tmp, o);
+	res = ASL(rS1, left);
+	res = ASR(res, left);
+	rD = ASR(res, o);
 }
 
 // 111100_DDDDDSSSSS_100110_wwwwwooooo
 OP_DEF(extu_1)
 {
 	int w, o, left;
-	uint32 tmp;
+	uint32 res;
 
 	if (FLD_D == 0)
 		return;
@@ -1257,9 +1270,9 @@ OP_DEF(extu_1)
 		w = 32;
 	o = O5;
 	left = 32 - w - o;
-	tmp = ASL(rS1, left);
-	tmp = LSR(tmp, left);
-	rD = tmp >> o;
+	res = ASL(rS1, left);
+	res = LSR(res, left);
+	rD = res >> o;
 }
 
 // 111100_DDDDDSSSSS_101000_wwwwwooooo
@@ -1282,11 +1295,11 @@ OP_DEF(rot_1)
 OP_DEF(tb0)
 {
 	if (IsUser() && VEC9 < 128) {
-		Exception(EXCEP_PRIV);
+		Exception(EXCPRI_PRIV);
 		return;
 	}
-	if ((rS1 & (1 << B5)) == 0) {
-		ExceptionCore(VEC9, ExceptionKind::TRAP);
+	if ((rS1 & (1U << B5)) == 0) {
+		TrapException(VEC9);
 	}
 }
 
@@ -1294,11 +1307,11 @@ OP_DEF(tb0)
 OP_DEF(tb1)
 {
 	if (IsUser() && VEC9 < 128) {
-		Exception(EXCEP_PRIV);
+		Exception(EXCPRI_PRIV);
 		return;
 	}
-	if ((rS1 & (1 << B5)) != 0) {
-		ExceptionCore(VEC9, ExceptionKind::TRAP);
+	if ((rS1 & (1U << B5)) != 0) {
+		TrapException(VEC9);
 	} else if (pseudo_stop_enable) {
 
 		// OpenBSD の STOP エミュレーション。
@@ -1331,18 +1344,18 @@ OP_DEF(tb1)
 OP_DEF(tcnd)
 {
 	if (IsUser() && VEC9 < 128) {
-		Exception(EXCEP_PRIV);
+		Exception(EXCPRI_PRIV);
 		return;
 	}
 	if ((acc_cnd(rS1) & M5) != 0) {
-		ExceptionCore(VEC9, ExceptionKind::TRAP);
+		TrapException(VEC9);
 	}
 }
 
 // 111101_DDDDDSSSSS_000000_xU000sssss
 OP_DEF(xmem_bu)
 {
-	uint64 tmp;
+	busdata data;
 	uint32 addr;
 	uint32 usr;
 
@@ -1353,22 +1366,23 @@ OP_DEF(xmem_bu)
 	lastaddr = addr;
 
 	// 例外安全のために都度 S/U ビットを制御
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	tmp = cmmu[1]->xmem_8(addr, rD & 0xff);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
-	if ((int64)tmp < 0) {
-		XmemDataException(addr, DM_BU | DM_LOCK | usr);
+	ENTER_USR();
+	data = cmmu[1]->xmem_1(addr, rD & 0xff);
+	LEAVE_USR();
+
+	if (__predict_false(data.IsBusErr())) {
+		XmemDataException(addr, DM_BU | usr);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = tmp;
+	rD = data.Data();
 }
 
 // 111101_DDDDDSSSSS_000001_xU000sssss
 OP_DEF(xmem_w)
 {
-	uint64 tmp;
+	busdata data;
 	uint32 addr;
 	uint32 usr;
 
@@ -1379,23 +1393,24 @@ OP_DEF(xmem_w)
 	lastaddr = addr;
 
 	// 例外安全のために都度 S/U ビットを制御
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	tmp = cmmu[1]->xmem_32(addr, rD);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
-	if ((int64)tmp < 0) {
-		XmemDataException(addr, DM_W | DM_LOCK | usr);
+	ENTER_USR();
+	data = cmmu[1]->xmem_4(addr, rD);
+	LEAVE_USR();
+
+	if (__predict_false(data.IsBusErr())) {
+		XmemDataException(addr, DM_W | usr);
 		return;
 	}
 
 	if (FLD_D == 0)
 		return;
-	rD = tmp;
+	rD = data.Data();
 }
 
 // 111101_DDDDDSSSSS_000010_xU000sssss
 OP_DEF(ld_hu)
 {
-	uint64 data;
+	busdata data;
 	uint32 addr;
 	uint32 usr;
 
@@ -1405,24 +1420,24 @@ OP_DEF(ld_hu)
 
 	lastaddr = addr;
 
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	data = cmmu[1]->load_16(addr);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	data = cmmu[1]->load_2(addr);
+	LEAVE_USR();
 
-	if ((int64)data < 0) {
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException32(addr, DM_HU | usr);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = data;
+	rD = data.Data();
 }
 
 // 111101_DDDDDSSSSS_000011_xU000sssss
 OP_DEF(ld_bu)
 {
-	uint64 data;
 	uint32 addr;
+	busdata data;
 	uint32 usr;
 
 	LDST_USR_SCALE_ALIGN(1);
@@ -1431,24 +1446,24 @@ OP_DEF(ld_bu)
 
 	lastaddr = addr;
 
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	data = cmmu[1]->load_8(addr);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	data = cmmu[1]->load_1(addr);
+	LEAVE_USR();
 
-	if ((int64)data < 0) {
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException32(addr, DM_BU | usr);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = data;
+	rD = data.Data();
 }
 
 // 111101_DDDDDSSSSS_000100_xU000sssss
 OP_DEF(ld_d)
 {
-	uint64 data1, data2;
-	uint32 addr;
+	uint32 addr;	// ReadDataException64() に渡すのは常に先頭アドレス。
+	busdata data;
 	uint32 usr;
 
 	LDST_USR_SCALE_ALIGN(8);
@@ -1458,34 +1473,36 @@ OP_DEF(ld_d)
 	lastaddr = addr;
 
 	// 例外安全のために都度 S/U ビットを制御
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	data1 = cmmu[1]->load_32(addr);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	data = cmmu[1]->load_4(addr);
+	LEAVE_USR();
 
-	if ((int64)data1 < 0) {
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException64(addr, DM_D1 | usr);
 		return;
 	}
-	addr += 4;
+	if (__predict_true(FLD_D != 0)) {
+		rD = data.Data();
+	}
 
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	data2 = cmmu[1]->load_32(addr);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	data = cmmu[1]->load_4(addr + 4);
+	LEAVE_USR();
 
-	if ((int64)data2 < 0) {
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException64(addr, DM_D2 | usr);
 		return;
 	}
-	rD  = data1;
-	rD2 = data2;
-	reg.r[0] = 0;
+	if (__predict_true(FLD_D2 != 0)) {
+		rD2 = data.Data();
+	}
 }
 
 // 111101_DDDDDSSSSS_000101_xU000sssss
 OP_DEF(ld_w)
 {
-	uint64 data;
 	uint32 addr;
+	busdata data;
 	uint32 usr;
 
 	LDST_USR_SCALE_ALIGN(4);
@@ -1494,9 +1511,9 @@ OP_DEF(ld_w)
 
 	lastaddr = addr;
 
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	data = cmmu[1]->load_32(addr);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	data = cmmu[1]->load_4(addr);
+	LEAVE_USR();
 
 	if ((int64)data < 0) {
 		ReadDataException32(addr, DM_W | usr);
@@ -1510,8 +1527,8 @@ OP_DEF(ld_w)
 // 111101_DDDDDSSSSS_000110_xU000sssss
 OP_DEF(ld_h)
 {
-	uint64 data;
 	uint32 addr;
+	busdata data;
 	uint32 usr;
 
 	LDST_USR_SCALE_ALIGN(2);
@@ -1520,24 +1537,24 @@ OP_DEF(ld_h)
 
 	lastaddr = addr;
 
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	data = cmmu[1]->load_16(addr);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	data = cmmu[1]->load_2(addr);
+	LEAVE_USR();
 
-	if ((int64)data < 0) {
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException32(addr, DM_H | usr);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = (uint32)(int32)(int16)data;
+	rD = (uint32)(int32)(int16)data.Data();
 }
 
 // 111101_DDDDDSSSSS_000111_xU000sssss
 OP_DEF(ld_b)
 {
-	uint64 data;
 	uint32 addr;
+	busdata data;
 	uint32 usr;
 
 	LDST_USR_SCALE_ALIGN(1);
@@ -1546,24 +1563,24 @@ OP_DEF(ld_b)
 
 	lastaddr = addr;
 
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	data = cmmu[1]->load_8(addr);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	data = cmmu[1]->load_1(addr);
+	LEAVE_USR();
 
-	if ((int64)data < 0) {
+	if (__predict_false(data.IsBusErr())) {
 		ReadDataException32(addr, DM_B | usr);
 		return;
 	}
 	if (FLD_D == 0)
 		return;
-	rD = (uint32)(int32)(int8)data;
+	rD = (uint32)(int32)(int8)data.Data();
 }
 
 // 111101_DDDDDSSSSS_001000_xU000sssss
 OP_DEF(st_d)
 {
-	uint64 rv;
-	uint32 addr;
+	uint32 addr;	// WriteDataException64() に渡すのは常に先頭アドレス。
+	busdata r;
 	uint32 usr;
 
 	LDST_USR_SCALE_ALIGN(8);
@@ -1572,22 +1589,20 @@ OP_DEF(st_d)
 
 	lastaddr = addr;
 
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	rv = cmmu[1]->store_32(addr, rD);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	r = cmmu[1]->store_4(addr, rD);
+	LEAVE_USR();
 
-	if ((int64)rv < 0) {
+	if (__predict_false(r.IsBusErr())) {
 		WriteDataException64(addr, DM_D1 | usr);
 		return;
 	}
 
-	addr += 4;
-
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	rv = cmmu[1]->store_32(addr, rD2);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	r = cmmu[1]->store_4(addr + 4, rD2);
+	LEAVE_USR();
 
-	if ((int64)rv < 0) {
+	if (__predict_false(r.IsBusErr())) {
 		WriteDataException64(addr, DM_D2 | usr);
 		return;
 	}
@@ -1596,8 +1611,8 @@ OP_DEF(st_d)
 // 111101_DDDDDSSSSS_001001_xU000sssss
 OP_DEF(st_w)
 {
-	uint64 rv;
 	uint32 addr;
+	busdata r;
 	uint32 usr;
 
 	LDST_USR_SCALE_ALIGN(4);
@@ -1606,11 +1621,11 @@ OP_DEF(st_w)
 
 	lastaddr = addr;
 
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	rv = cmmu[1]->store_32(addr, rD);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	r = cmmu[1]->store_4(addr, rD);
+	LEAVE_USR();
 
-	if ((int64)rv < 0) {
+	if (__predict_false(r.IsBusErr())) {
 		WriteDataException32(addr, DM_W | usr);
 		return;
 	}
@@ -1619,8 +1634,8 @@ OP_DEF(st_w)
 // 111101_DDDDDSSSSS_001010_xU000sssss
 OP_DEF(st_h)
 {
-	uint64 rv;
 	uint32 addr;
+	busdata r;
 	uint32 usr;
 
 	LDST_USR_SCALE_ALIGN(2);
@@ -1629,11 +1644,11 @@ OP_DEF(st_h)
 
 	lastaddr = addr;
 
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	rv = cmmu[1]->store_16(addr, rD & 0xffff);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	r = cmmu[1]->store_2(addr, rD & 0xffff);
+	LEAVE_USR();
 
-	if ((int64)rv < 0) {
+	if (__predict_false(r.IsBusErr())) {
 		WriteDataException32(addr, DM_H | usr);
 		return;
 	}
@@ -1642,8 +1657,8 @@ OP_DEF(st_h)
 // 111101_DDDDDSSSSS_001011_xU000sssss
 OP_DEF(st_b)
 {
-	uint64 rv;
 	uint32 addr;
+	busdata r;
 	uint32 usr;
 
 	LDST_USR_SCALE_ALIGN(1);
@@ -1652,11 +1667,11 @@ OP_DEF(st_b)
 
 	lastaddr = addr;
 
-	if (__predict_false(usr)) cmmu[1]->SetSuper(false);
-	rv = cmmu[1]->store_8(addr, rD & 0xff);
-	if (__predict_false(usr)) cmmu[1]->SetSuper(true);
+	ENTER_USR();
+	r = cmmu[1]->store_1(addr, rD & 0xff);
+	LEAVE_USR();
 
-	if ((int64)rv < 0) {
+	if (__predict_false(r.IsBusErr())) {
 		WriteDataException32(addr, DM_B | usr);
 		return;
 	}
@@ -1802,15 +1817,12 @@ OP_DEF(subu)
 // 111101_DDDDDSSSSS_011010_zz000sssss
 OP_DEF(divu)
 {
-	if (!IsFPUEnable()) {
-		fpu_unimpl();
-		return;
-	}
+	CHECK_FPU;
 
 	AddCycle(38);	// Table.7-6 (ただしざっくり)
 
 	if (rS2 == 0) {
-		Exception(EXCEP_INT_DIV);
+		InternalException(EXCVEC_INT_DIV);
 		return;
 	}
 	if (FLD_D == 0)
@@ -1821,10 +1833,7 @@ OP_DEF(divu)
 // 111101_DDDDDSSSSS_011011_zz000sssss
 OP_DEF(mul)
 {
-	if (!IsFPUEnable()) {
-		fpu_unimpl();
-		return;
-	}
+	CHECK_FPU;
 
 	AddCycle(4);	// Table.7-6 (ただしざっくり)
 
@@ -1841,7 +1850,7 @@ OP_DEF(add)
 		res += GetCY();
 	}
 	if (isovf_add(rS1, rS2, res)) {
-		Exception(EXCEP_INT_OVF);
+		InternalException(EXCVEC_INT_OVF);
 		return;
 	}
 
@@ -1867,7 +1876,7 @@ OP_DEF(sub)
 		res += 1;
 	}
 	if (isovf_sub(rS1, rS2, res)) {
-		Exception(EXCEP_INT_OVF);
+		InternalException(EXCVEC_INT_OVF);
 		return;
 	}
 
@@ -1883,15 +1892,12 @@ OP_DEF(sub)
 // 111101_DDDDDSSSSS_011110_zz000sssss
 OP_DEF(div)
 {
-	if (!IsFPUEnable()) {
-		fpu_unimpl();
-		return;
-	}
+	CHECK_FPU;
 
 	AddCycle(38);	// Table.7-6 (ただしざっくり)
 
 	if ((int32)rS1 < 0 || (int32)rS2 <= 0) {
-		Exception(EXCEP_INT_DIV);
+		InternalException(EXCVEC_INT_DIV);
 		return;
 	}
 	if (FLD_D == 0)
@@ -1927,7 +1933,7 @@ OP_DEF(set_2)
 OP_DEF(ext_2)
 {
 	int w, o, left;
-	uint32 tmp;
+	uint32 res;
 
 	if (FLD_D == 0)
 		return;
@@ -1936,16 +1942,16 @@ OP_DEF(ext_2)
 		w = 32;
 	o = (rS2     ) & 0x1f;
 	left = 32 - w - o;
-	tmp = ASL(rS1, left);
-	tmp = ASR(tmp, left);
-	rD = ASR(tmp, o);
+	res = ASL(rS1, left);
+	res = ASR(res, left);
+	rD = ASR(res, o);
 }
 
 // 111101_DDDDDSSSSS_100110_00000sssss
 OP_DEF(extu_2)
 {
 	int w, o, left;
-	uint32 tmp;
+	uint32 res;
 
 	if (FLD_D == 0)
 		return;
@@ -1954,9 +1960,9 @@ OP_DEF(extu_2)
 		w = 32;
 	o = (rS2     ) & 0x1f;
 	left = 32 - w - o;
-	tmp = ASL(rS1, left);
-	tmp = LSR(tmp, left);
-	rD = tmp >> o;
+	res = ASL(rS1, left);
+	res = LSR(res, left);
+	rD = res >> o;
 }
 
 // 111101_DDDDDSSSSS_101000_00000sssss
@@ -2029,7 +2035,6 @@ OP_DEF(ff1)
 		}
 		rD = i;
 	}
-
 }
 
 // 111101_DDDDDzzzzz_111011_00000sssss
@@ -2056,23 +2061,28 @@ OP_DEF(ff0)
 // 111101_zzzzzzzzzz_111111_0000000000
 OP_DEF(rte)
 {
+	if (__predict_false(IsUser())) {
+		Exception(EXCPRI_PRIV);
+		return;
+	}
+
 	AddCycle(2);	// Table.7-5
 
 	SetPSR(reg.epsr);
 
-	// LUNA-88K の PROM 1.20 は sxip, snip, sfip を制御してくる。
-	// PROM 1.20 の DAE ハンドラは、
-	// sxip = INVALID
-	// snip = 0 (INVALID)
-	// sfip = original sxip
-	// で rte してくる。
-	// CPU は sxip は評価しない。snip は 0 なので、無効として nop 扱い。
-	// (実際はクロックが消費されるかも?)
-	// sfip が VALID なので、そこから実行を再開する。
+	// 本当は有効な SxIP から順次パイプラインを埋めるだけで、
+	// こんな条件分けになるわけではないのだが、分岐履歴とかのため。
+
+	if (__predict_false((reg.sfip & SIP_V) == 0)) {
+		// どうなる?
+		putlog(0, "rte: SFIP.V==0 (NOT IMPLEMENTED)");
+	}
+
 	if ((reg.snip & SIP_V)) {
 		DoBranch(reg.snip & SIP_MASK, false);
 		reg.fip = reg.sfip & SIP_MASK;
 	} else {
+		// PROM 1.20 の DAE ハンドラが snip の VALID を落として rte を呼ぶ。
 		DoBranch(reg.sfip & SIP_MASK, false);
 	}
 }
@@ -2081,7 +2091,7 @@ OP_DEF(rte)
 OP_DEF(tbnd_1)
 {
 	if (rS1 > rS2) {
-		Exception(EXCEP_BOUNDS);
+		InternalException(EXCVEC_BOUNDS);
 	}
 }
 
@@ -2089,7 +2099,7 @@ OP_DEF(tbnd_1)
 OP_DEF(tbnd_2)
 {
 	if (rS1 > IMM16) {
-		Exception(EXCEP_BOUNDS);
+		InternalException(EXCVEC_BOUNDS);
 	}
 }