Diff for /qemu/cpu-exec.c between versions 1.1 and 1.1.1.16

version 1.1, 2018/04/24 16:37:52 version 1.1.1.16, 2018/04/24 19:34:01
Line 1 Line 1
 /*  /*
  *  i386 emulator main execution loop   *  emulator main execution loop
  *    *
  *  Copyright (c) 2003-2005 Fabrice Bellard   *  Copyright (c) 2003-2005 Fabrice Bellard
  *   *
  * This library is free software; you can redistribute it and/or   * This library is free software; you can redistribute it and/or
Line 14 Line 14
  * Lesser General Public License for more details.   * Lesser General Public License for more details.
  *   *
  * You should have received a copy of the GNU Lesser General Public   * You should have received a copy of the GNU Lesser General Public
  * License along with this library; if not, write to the Free Software   * License along with this library; if not, see <http://www.gnu.org/licenses/>.
  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA  
  */   */
 #include "config.h"  #include "config.h"
 #include "exec.h"  #include "cpu.h"
 #include "disas.h"  #include "disas.h"
   #include "tcg.h"
 #if !defined(CONFIG_SOFTMMU)  #include "qemu-barrier.h"
 #undef EAX  #include "qtest.h"
 #undef ECX  
 #undef EDX  
 #undef EBX  
 #undef ESP  
 #undef EBP  
 #undef ESI  
 #undef EDI  
 #undef EIP  
 #include <signal.h>  
 #include <sys/ucontext.h>  
 #endif  
   
 int tb_invalidated_flag;  int tb_invalidated_flag;
   
 //#define DEBUG_EXEC  //#define CONFIG_DEBUG_EXEC
 //#define DEBUG_SIGNAL  
   bool qemu_cpu_has_work(CPUArchState *env)
   {
       return cpu_has_work(env);
   }
   
 #if defined(TARGET_ARM) || defined(TARGET_SPARC)  void cpu_loop_exit(CPUArchState *env)
 /* XXX: unify with i386 target */  
 void cpu_loop_exit(void)  
 {  {
       env->current_tb = NULL;
     longjmp(env->jmp_env, 1);      longjmp(env->jmp_env, 1);
 }  }
 #endif  
 #ifndef TARGET_SPARC  
 #define reg_T2  
 #endif  
   
 /* exit the current TB from a signal handler. The host registers are  /* exit the current TB from a signal handler. The host registers are
    restored in a state compatible with the CPU emulator     restored in a state compatible with the CPU emulator
  */   */
 void cpu_resume_from_signal(CPUState *env1, void *puc)   #if defined(CONFIG_SOFTMMU)
   void cpu_resume_from_signal(CPUArchState *env, void *puc)
 {  {
 #if !defined(CONFIG_SOFTMMU)      /* XXX: restore cpu registers saved in host registers */
     struct ucontext *uc = puc;  
       env->exception_index = -1;
       longjmp(env->jmp_env, 1);
   }
 #endif  #endif
   
     env = env1;  /* Execute the code without caching the generated code. An interpreter
      could be used if available. */
   static void cpu_exec_nocache(CPUArchState *env, int max_cycles,
                                TranslationBlock *orig_tb)
   {
       tcg_target_ulong next_tb;
       TranslationBlock *tb;
   
     /* XXX: restore cpu registers saved in host registers */      /* Should never happen.
          We only end up here when an existing TB is too long.  */
       if (max_cycles > CF_COUNT_MASK)
           max_cycles = CF_COUNT_MASK;
   
       tb = tb_gen_code(env, orig_tb->pc, orig_tb->cs_base, orig_tb->flags,
                        max_cycles);
       env->current_tb = tb;
       /* execute the generated code */
       next_tb = tcg_qemu_tb_exec(env, tb->tc_ptr);
       env->current_tb = NULL;
   
       if ((next_tb & 3) == 2) {
           /* Restore PC.  This may happen if async event occurs before
              the TB starts executing.  */
           cpu_pc_from_tb(env, tb);
       }
       tb_phys_invalidate(tb, -1);
       tb_free(tb);
   }
   
   static TranslationBlock *tb_find_slow(CPUArchState *env,
                                         target_ulong pc,
                                         target_ulong cs_base,
                                         uint64_t flags)
   {
       TranslationBlock *tb, **ptb1;
       unsigned int h;
       tb_page_addr_t phys_pc, phys_page1;
       target_ulong virt_page2;
   
       tb_invalidated_flag = 0;
   
       /* find translated block using physical mappings */
       phys_pc = get_page_addr_code(env, pc);
       phys_page1 = phys_pc & TARGET_PAGE_MASK;
       h = tb_phys_hash_func(phys_pc);
       ptb1 = &tb_phys_hash[h];
       for(;;) {
           tb = *ptb1;
           if (!tb)
               goto not_found;
           if (tb->pc == pc &&
               tb->page_addr[0] == phys_page1 &&
               tb->cs_base == cs_base &&
               tb->flags == flags) {
               /* check next page if needed */
               if (tb->page_addr[1] != -1) {
                   tb_page_addr_t phys_page2;
   
                   virt_page2 = (pc & TARGET_PAGE_MASK) +
                       TARGET_PAGE_SIZE;
                   phys_page2 = get_page_addr_code(env, virt_page2);
                   if (tb->page_addr[1] == phys_page2)
                       goto found;
               } else {
                   goto found;
               }
           }
           ptb1 = &tb->phys_hash_next;
       }
    not_found:
      /* if no translated code available, then translate it now */
       tb = tb_gen_code(env, pc, cs_base, flags, 0);
   
 #if !defined(CONFIG_SOFTMMU)   found:
     if (puc) {      /* Move the last found TB to the head of the list */
         /* XXX: use siglongjmp ? */      if (likely(*ptb1)) {
         sigprocmask(SIG_SETMASK, &uc->uc_sigmask, NULL);          *ptb1 = tb->phys_hash_next;
           tb->phys_hash_next = tb_phys_hash[h];
           tb_phys_hash[h] = tb;
       }
       /* we add the TB in the virtual pc hash table */
       env->tb_jmp_cache[tb_jmp_cache_hash_func(pc)] = tb;
       return tb;
   }
   
   static inline TranslationBlock *tb_find_fast(CPUArchState *env)
   {
       TranslationBlock *tb;
       target_ulong cs_base, pc;
       int flags;
   
       /* we record a subset of the CPU state. It will
          always be the same before a given translated block
          is executed. */
       cpu_get_tb_cpu_state(env, &pc, &cs_base, &flags);
       tb = env->tb_jmp_cache[tb_jmp_cache_hash_func(pc)];
       if (unlikely(!tb || tb->pc != pc || tb->cs_base != cs_base ||
                    tb->flags != flags)) {
           tb = tb_find_slow(env, pc, cs_base, flags);
       }
       return tb;
   }
   
   static CPUDebugExcpHandler *debug_excp_handler;
   
   CPUDebugExcpHandler *cpu_set_debug_excp_handler(CPUDebugExcpHandler *handler)
   {
       CPUDebugExcpHandler *old_handler = debug_excp_handler;
   
       debug_excp_handler = handler;
       return old_handler;
   }
   
   static void cpu_handle_debug_exception(CPUArchState *env)
   {
       CPUWatchpoint *wp;
   
       if (!env->watchpoint_hit) {
           QTAILQ_FOREACH(wp, &env->watchpoints, entry) {
               wp->flags &= ~BP_WATCHPOINT_HIT;
           }
       }
       if (debug_excp_handler) {
           debug_excp_handler(env);
     }      }
 #endif  
     longjmp(env->jmp_env, 1);  
 }  }
   
 /* main execution loop */  /* main execution loop */
   
 int cpu_exec(CPUState *env1)  volatile sig_atomic_t exit_request;
   
   int cpu_exec(CPUArchState *env)
 {  {
     int saved_T0, saved_T1;      int ret, interrupt_request;
 #if defined(reg_T2)      TranslationBlock *tb;
     int saved_T2;  
 #endif  
     CPUState *saved_env;  
 #if defined(TARGET_I386)  
 #ifdef reg_EAX  
     int saved_EAX;  
 #endif  
 #ifdef reg_ECX  
     int saved_ECX;  
 #endif  
 #ifdef reg_EDX  
     int saved_EDX;  
 #endif  
 #ifdef reg_EBX  
     int saved_EBX;  
 #endif  
 #ifdef reg_ESP  
     int saved_ESP;  
 #endif  
 #ifdef reg_EBP  
     int saved_EBP;  
 #endif  
 #ifdef reg_ESI  
     int saved_ESI;  
 #endif  
 #ifdef reg_EDI  
     int saved_EDI;  
 #endif  
 #elif defined(TARGET_SPARC)  
 #if defined(reg_REGWPTR)  
     uint32_t *saved_regwptr;  
 #endif  
 #endif  
 #ifdef __sparc__  
     int saved_i7, tmp_T0;  
 #endif  
     int code_gen_size, ret, interrupt_request;  
     void (*gen_func)(void);  
     TranslationBlock *tb, **ptb;  
     target_ulong cs_base, pc;  
     uint8_t *tc_ptr;      uint8_t *tc_ptr;
     unsigned int flags;      tcg_target_ulong next_tb;
   
     /* first we save global registers */      if (env->halted) {
     saved_env = env;          if (!cpu_has_work(env)) {
     env = env1;              return EXCP_HALTED;
     saved_T0 = T0;          }
     saved_T1 = T1;  
 #if defined(reg_T2)  
     saved_T2 = T2;  
 #endif  
 #ifdef __sparc__  
     /* we also save i7 because longjmp may not restore it */  
     asm volatile ("mov %%i7, %0" : "=r" (saved_i7));  
 #endif  
   
 #if defined(TARGET_I386)          env->halted = 0;
 #ifdef reg_EAX      }
     saved_EAX = EAX;  
 #endif      cpu_single_env = env;
 #ifdef reg_ECX  
     saved_ECX = ECX;  
 #endif  
 #ifdef reg_EDX  
     saved_EDX = EDX;  
 #endif  
 #ifdef reg_EBX  
     saved_EBX = EBX;  
 #endif  
 #ifdef reg_ESP  
     saved_ESP = ESP;  
 #endif  
 #ifdef reg_EBP  
     saved_EBP = EBP;  
 #endif  
 #ifdef reg_ESI  
     saved_ESI = ESI;  
 #endif  
 #ifdef reg_EDI  
     saved_EDI = EDI;  
 #endif  
   
     env_to_regs();      if (unlikely(exit_request)) {
           env->exit_request = 1;
       }
   
   #if defined(TARGET_I386)
     /* put eflags in CPU temporary format */      /* put eflags in CPU temporary format */
     CC_SRC = env->eflags & (CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);      CC_SRC = env->eflags & (CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);
     DF = 1 - (2 * ((env->eflags >> 10) & 1));      DF = 1 - (2 * ((env->eflags >> 10) & 1));
     CC_OP = CC_OP_EFLAGS;      CC_OP = CC_OP_EFLAGS;
     env->eflags &= ~(DF_MASK | CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);      env->eflags &= ~(DF_MASK | CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);
 #elif defined(TARGET_ARM)  
     {  
         unsigned int psr;  
         psr = env->cpsr;  
         env->CF = (psr >> 29) & 1;  
         env->NZF = (psr & 0xc0000000) ^ 0x40000000;  
         env->VF = (psr << 3) & 0x80000000;  
         env->QF = (psr >> 27) & 1;  
         env->cpsr = psr & ~CACHED_CPSR_BITS;  
     }  
 #elif defined(TARGET_SPARC)  #elif defined(TARGET_SPARC)
 #if defined(reg_REGWPTR)  #elif defined(TARGET_M68K)
     saved_regwptr = REGWPTR;      env->cc_op = CC_OP_FLAGS;
 #endif      env->cc_dest = env->sr & 0xf;
       env->cc_x = (env->sr >> 4) & 1;
   #elif defined(TARGET_ALPHA)
   #elif defined(TARGET_ARM)
   #elif defined(TARGET_UNICORE32)
 #elif defined(TARGET_PPC)  #elif defined(TARGET_PPC)
       env->reserve_addr = -1;
   #elif defined(TARGET_LM32)
   #elif defined(TARGET_MICROBLAZE)
 #elif defined(TARGET_MIPS)  #elif defined(TARGET_MIPS)
   #elif defined(TARGET_SH4)
   #elif defined(TARGET_CRIS)
   #elif defined(TARGET_S390X)
   #elif defined(TARGET_XTENSA)
       /* XXXXX */
 #else  #else
 #error unsupported target CPU  #error unsupported target CPU
 #endif  #endif
Line 191  int cpu_exec(CPUState *env1) Line 235  int cpu_exec(CPUState *env1)
     /* prepare setjmp context for exception handling */      /* prepare setjmp context for exception handling */
     for(;;) {      for(;;) {
         if (setjmp(env->jmp_env) == 0) {          if (setjmp(env->jmp_env) == 0) {
             env->current_tb = NULL;  
             /* if an exception is pending, we execute it here */              /* if an exception is pending, we execute it here */
             if (env->exception_index >= 0) {              if (env->exception_index >= 0) {
                 if (env->exception_index >= EXCP_INTERRUPT) {                  if (env->exception_index >= EXCP_INTERRUPT) {
                     /* exit request from the cpu execution loop */                      /* exit request from the cpu execution loop */
                     ret = env->exception_index;                      ret = env->exception_index;
                       if (ret == EXCP_DEBUG) {
                           cpu_handle_debug_exception(env);
                       }
                     break;                      break;
                 } else if (env->user_mode_only) {                  } else {
   #if defined(CONFIG_USER_ONLY)
                     /* if user mode only, we simulate a fake exception                      /* if user mode only, we simulate a fake exception
                        which will be hanlded outside the cpu execution                         which will be handled outside the cpu execution
                        loop */                         loop */
 #if defined(TARGET_I386)  #if defined(TARGET_I386)
                     do_interrupt_user(env->exception_index,                       do_interrupt(env);
                                       env->exception_is_int,   
                                       env->error_code,   
                                       env->exception_next_eip);  
 #endif  #endif
                     ret = env->exception_index;                      ret = env->exception_index;
                     break;                      break;
                 } else {  #else
 #if defined(TARGET_I386)  
                     /* simulate a real cpu exception. On i386, it can  
                        trigger new exceptions, but we do not handle  
                        double or triple faults yet. */  
                     do_interrupt(env->exception_index,   
                                  env->exception_is_int,   
                                  env->error_code,   
                                  env->exception_next_eip, 0);  
 #elif defined(TARGET_PPC)  
                     do_interrupt(env);  
 #elif defined(TARGET_MIPS)  
                     do_interrupt(env);                      do_interrupt(env);
 #elif defined(TARGET_SPARC)                      env->exception_index = -1;
                     do_interrupt(env->exception_index);  
 #endif  #endif
                 }                  }
                 env->exception_index = -1;  
             }   
 #ifdef USE_KQEMU  
             if (kqemu_is_ok(env) && env->interrupt_request == 0) {  
                 int ret;  
                 env->eflags = env->eflags | cc_table[CC_OP].compute_all() | (DF & DF_MASK);  
                 ret = kqemu_cpu_exec(env);  
                 /* put eflags in CPU temporary format */  
                 CC_SRC = env->eflags & (CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);  
                 DF = 1 - (2 * ((env->eflags >> 10) & 1));  
                 CC_OP = CC_OP_EFLAGS;  
                 env->eflags &= ~(DF_MASK | CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);  
                 if (ret == 1) {  
                     /* exception */  
                     longjmp(env->jmp_env, 1);  
                 } else if (ret == 2) {  
                     /* softmmu execution needed */  
                 } else {  
                     if (env->interrupt_request != 0) {  
                         /* hardware interrupt will be executed just after */  
                     } else {  
                         /* otherwise, we restart */  
                         longjmp(env->jmp_env, 1);  
                     }  
                 }  
             }              }
 #endif  
   
             T0 = 0; /* force lookup of first TB */              next_tb = 0; /* force lookup of first TB */
             for(;;) {              for(;;) {
 #ifdef __sparc__  
                 /* g1 can be modified by some libc? functions */   
                 tmp_T0 = T0;  
 #endif        
                 interrupt_request = env->interrupt_request;                  interrupt_request = env->interrupt_request;
                 if (__builtin_expect(interrupt_request, 0)) {                  if (unlikely(interrupt_request)) {
                       if (unlikely(env->singlestep_enabled & SSTEP_NOIRQ)) {
                           /* Mask out external interrupts for this step. */
                           interrupt_request &= ~CPU_INTERRUPT_SSTEP_MASK;
                       }
                       if (interrupt_request & CPU_INTERRUPT_DEBUG) {
                           env->interrupt_request &= ~CPU_INTERRUPT_DEBUG;
                           env->exception_index = EXCP_DEBUG;
                           cpu_loop_exit(env);
                       }
   #if defined(TARGET_ARM) || defined(TARGET_SPARC) || defined(TARGET_MIPS) || \
       defined(TARGET_PPC) || defined(TARGET_ALPHA) || defined(TARGET_CRIS) || \
       defined(TARGET_MICROBLAZE) || defined(TARGET_LM32) || defined(TARGET_UNICORE32)
                       if (interrupt_request & CPU_INTERRUPT_HALT) {
                           env->interrupt_request &= ~CPU_INTERRUPT_HALT;
                           env->halted = 1;
                           env->exception_index = EXCP_HLT;
                           cpu_loop_exit(env);
                       }
   #endif
 #if defined(TARGET_I386)  #if defined(TARGET_I386)
                     /* if hardware interrupt pending, we execute it */                      if (interrupt_request & CPU_INTERRUPT_INIT) {
                     if ((interrupt_request & CPU_INTERRUPT_HARD) &&                              svm_check_intercept(env, SVM_EXIT_INIT);
                         (env->eflags & IF_MASK) &&                               do_cpu_init(env);
                         !(env->hflags & HF_INHIBIT_IRQ_MASK)) {                              env->exception_index = EXCP_HALTED;
                         int intno;                              cpu_loop_exit(env);
                         env->interrupt_request &= ~CPU_INTERRUPT_HARD;                      } else if (interrupt_request & CPU_INTERRUPT_SIPI) {
                         intno = cpu_get_pic_interrupt(env);                              do_cpu_sipi(env);
                         if (loglevel & CPU_LOG_TB_IN_ASM) {                      } else if (env->hflags2 & HF2_GIF_MASK) {
                             fprintf(logfile, "Servicing hardware INT=0x%02x\n", intno);                          if ((interrupt_request & CPU_INTERRUPT_SMI) &&
                         }                              !(env->hflags & HF_SMM_MASK)) {
                         do_interrupt(intno, 0, 0, 0, 1);                              svm_check_intercept(env, SVM_EXIT_SMI);
                         /* ensure that no TB jump will be modified as                              env->interrupt_request &= ~CPU_INTERRUPT_SMI;
                            the program flow was changed */                              do_smm_enter(env);
 #ifdef __sparc__                              next_tb = 0;
                         tmp_T0 = 0;                          } else if ((interrupt_request & CPU_INTERRUPT_NMI) &&
 #else                                     !(env->hflags2 & HF2_NMI_MASK)) {
                         T0 = 0;                              env->interrupt_request &= ~CPU_INTERRUPT_NMI;
                               env->hflags2 |= HF2_NMI_MASK;
                               do_interrupt_x86_hardirq(env, EXCP02_NMI, 1);
                               next_tb = 0;
                           } else if (interrupt_request & CPU_INTERRUPT_MCE) {
                               env->interrupt_request &= ~CPU_INTERRUPT_MCE;
                               do_interrupt_x86_hardirq(env, EXCP12_MCHK, 0);
                               next_tb = 0;
                           } else if ((interrupt_request & CPU_INTERRUPT_HARD) &&
                                      (((env->hflags2 & HF2_VINTR_MASK) && 
                                        (env->hflags2 & HF2_HIF_MASK)) ||
                                       (!(env->hflags2 & HF2_VINTR_MASK) && 
                                        (env->eflags & IF_MASK && 
                                         !(env->hflags & HF_INHIBIT_IRQ_MASK))))) {
                               int intno;
                               svm_check_intercept(env, SVM_EXIT_INTR);
                               env->interrupt_request &= ~(CPU_INTERRUPT_HARD | CPU_INTERRUPT_VIRQ);
                               intno = cpu_get_pic_interrupt(env);
                               qemu_log_mask(CPU_LOG_TB_IN_ASM, "Servicing hardware INT=0x%02x\n", intno);
                               do_interrupt_x86_hardirq(env, intno, 1);
                               /* ensure that no TB jump will be modified as
                                  the program flow was changed */
                               next_tb = 0;
   #if !defined(CONFIG_USER_ONLY)
                           } else if ((interrupt_request & CPU_INTERRUPT_VIRQ) &&
                                      (env->eflags & IF_MASK) && 
                                      !(env->hflags & HF_INHIBIT_IRQ_MASK)) {
                               int intno;
                               /* FIXME: this should respect TPR */
                               svm_check_intercept(env, SVM_EXIT_VINTR);
                               intno = ldl_phys(env->vm_vmcb + offsetof(struct vmcb, control.int_vector));
                               qemu_log_mask(CPU_LOG_TB_IN_ASM, "Servicing virtual hardware INT=0x%02x\n", intno);
                               do_interrupt_x86_hardirq(env, intno, 1);
                               env->interrupt_request &= ~CPU_INTERRUPT_VIRQ;
                               next_tb = 0;
 #endif  #endif
                           }
                     }                      }
 #elif defined(TARGET_PPC)  #elif defined(TARGET_PPC)
 #if 0  
                     if ((interrupt_request & CPU_INTERRUPT_RESET)) {                      if ((interrupt_request & CPU_INTERRUPT_RESET)) {
                         cpu_ppc_reset(env);                          cpu_state_reset(env);
                     }                      }
 #endif                      if (interrupt_request & CPU_INTERRUPT_HARD) {
                     if (msr_ee != 0) {                          ppc_hw_interrupt(env);
                     if ((interrupt_request & CPU_INTERRUPT_HARD)) {                          if (env->pending_interrupts == 0)
                             /* Raise it */                              env->interrupt_request &= ~CPU_INTERRUPT_HARD;
                             env->exception_index = EXCP_EXTERNAL;                          next_tb = 0;
                             env->error_code = 0;                      }
                             do_interrupt(env);  #elif defined(TARGET_LM32)
                         env->interrupt_request &= ~CPU_INTERRUPT_HARD;                      if ((interrupt_request & CPU_INTERRUPT_HARD)
                         } else if ((interrupt_request & CPU_INTERRUPT_TIMER)) {                          && (env->ie & IE_IE)) {
                             /* Raise it */                          env->exception_index = EXCP_IRQ;
                             env->exception_index = EXCP_DECR;                          do_interrupt(env);
                             env->error_code = 0;                          next_tb = 0;
                             do_interrupt(env);                      }
                             env->interrupt_request &= ~CPU_INTERRUPT_TIMER;  #elif defined(TARGET_MICROBLAZE)
                         }                      if ((interrupt_request & CPU_INTERRUPT_HARD)
                           && (env->sregs[SR_MSR] & MSR_IE)
                           && !(env->sregs[SR_MSR] & (MSR_EIP | MSR_BIP))
                           && !(env->iflags & (D_FLAG | IMM_FLAG))) {
                           env->exception_index = EXCP_IRQ;
                           do_interrupt(env);
                           next_tb = 0;
                     }                      }
 #elif defined(TARGET_MIPS)  #elif defined(TARGET_MIPS)
                     if ((interrupt_request & CPU_INTERRUPT_HARD) &&                      if ((interrupt_request & CPU_INTERRUPT_HARD) &&
                         (env->CP0_Status & (1 << CP0St_IE)) &&                          cpu_mips_hw_interrupts_pending(env)) {
                         (env->CP0_Status & env->CP0_Cause & 0x0000FF00) &&  
                         !(env->hflags & MIPS_HFLAG_EXL) &&  
                         !(env->hflags & MIPS_HFLAG_ERL) &&  
                         !(env->hflags & MIPS_HFLAG_DM)) {  
                         /* Raise it */                          /* Raise it */
                         env->exception_index = EXCP_EXT_INTERRUPT;                          env->exception_index = EXCP_EXT_INTERRUPT;
                         env->error_code = 0;                          env->error_code = 0;
                         do_interrupt(env);                          do_interrupt(env);
                         env->interrupt_request &= ~CPU_INTERRUPT_HARD;                          next_tb = 0;
                     }                      }
 #elif defined(TARGET_SPARC)  #elif defined(TARGET_SPARC)
                       if (interrupt_request & CPU_INTERRUPT_HARD) {
                           if (cpu_interrupts_enabled(env) &&
                               env->interrupt_index > 0) {
                               int pil = env->interrupt_index & 0xf;
                               int type = env->interrupt_index & 0xf0;
   
                               if (((type == TT_EXTINT) &&
                                     cpu_pil_allowed(env, pil)) ||
                                     type != TT_EXTINT) {
                                   env->exception_index = env->interrupt_index;
                                   do_interrupt(env);
                                   next_tb = 0;
                               }
                           }
                       }
   #elif defined(TARGET_ARM)
                       if (interrupt_request & CPU_INTERRUPT_FIQ
                           && !(env->uncached_cpsr & CPSR_F)) {
                           env->exception_index = EXCP_FIQ;
                           do_interrupt(env);
                           next_tb = 0;
                       }
                       /* ARMv7-M interrupt return works by loading a magic value
                          into the PC.  On real hardware the load causes the
                          return to occur.  The qemu implementation performs the
                          jump normally, then does the exception return when the
                          CPU tries to execute code at the magic address.
                          This will cause the magic PC value to be pushed to
                          the stack if an interrupt occurred at the wrong time.
                          We avoid this by disabling interrupts when
                          pc contains a magic address.  */
                       if (interrupt_request & CPU_INTERRUPT_HARD
                           && ((IS_M(env) && env->regs[15] < 0xfffffff0)
                               || !(env->uncached_cpsr & CPSR_I))) {
                           env->exception_index = EXCP_IRQ;
                           do_interrupt(env);
                           next_tb = 0;
                       }
   #elif defined(TARGET_UNICORE32)
                       if (interrupt_request & CPU_INTERRUPT_HARD
                           && !(env->uncached_asr & ASR_I)) {
                           do_interrupt(env);
                           next_tb = 0;
                       }
   #elif defined(TARGET_SH4)
                       if (interrupt_request & CPU_INTERRUPT_HARD) {
                           do_interrupt(env);
                           next_tb = 0;
                       }
   #elif defined(TARGET_ALPHA)
                       {
                           int idx = -1;
                           /* ??? This hard-codes the OSF/1 interrupt levels.  */
                           switch (env->pal_mode ? 7 : env->ps & PS_INT_MASK) {
                           case 0 ... 3:
                               if (interrupt_request & CPU_INTERRUPT_HARD) {
                                   idx = EXCP_DEV_INTERRUPT;
                               }
                               /* FALLTHRU */
                           case 4:
                               if (interrupt_request & CPU_INTERRUPT_TIMER) {
                                   idx = EXCP_CLK_INTERRUPT;
                               }
                               /* FALLTHRU */
                           case 5:
                               if (interrupt_request & CPU_INTERRUPT_SMP) {
                                   idx = EXCP_SMP_INTERRUPT;
                               }
                               /* FALLTHRU */
                           case 6:
                               if (interrupt_request & CPU_INTERRUPT_MCHK) {
                                   idx = EXCP_MCHK;
                               }
                           }
                           if (idx >= 0) {
                               env->exception_index = idx;
                               env->error_code = 0;
                               do_interrupt(env);
                               next_tb = 0;
                           }
                       }
   #elif defined(TARGET_CRIS)
                       if (interrupt_request & CPU_INTERRUPT_HARD
                           && (env->pregs[PR_CCS] & I_FLAG)
                           && !env->locked_irq) {
                           env->exception_index = EXCP_IRQ;
                           do_interrupt(env);
                           next_tb = 0;
                       }
                       if (interrupt_request & CPU_INTERRUPT_NMI
                           && (env->pregs[PR_CCS] & M_FLAG)) {
                           env->exception_index = EXCP_NMI;
                           do_interrupt(env);
                           next_tb = 0;
                       }
   #elif defined(TARGET_M68K)
                       if (interrupt_request & CPU_INTERRUPT_HARD
                           && ((env->sr & SR_I) >> SR_I_SHIFT)
                               < env->pending_level) {
                           /* Real hardware gets the interrupt vector via an
                              IACK cycle at this point.  Current emulated
                              hardware doesn't rely on this, so we
                              provide/save the vector when the interrupt is
                              first signalled.  */
                           env->exception_index = env->pending_vector;
                           do_interrupt_m68k_hardirq(env);
                           next_tb = 0;
                       }
   #elif defined(TARGET_S390X) && !defined(CONFIG_USER_ONLY)
                     if ((interrupt_request & CPU_INTERRUPT_HARD) &&                      if ((interrupt_request & CPU_INTERRUPT_HARD) &&
                         (env->psret != 0)) {                          (env->psw.mask & PSW_MASK_EXT)) {
                         int pil = env->interrupt_index & 15;                          do_interrupt(env);
                         int type = env->interrupt_index & 0xf0;                          next_tb = 0;
                       }
                         if (((type == TT_EXTINT) &&  #elif defined(TARGET_XTENSA)
                              (pil == 15 || pil > env->psrpil)) ||                      if (interrupt_request & CPU_INTERRUPT_HARD) {
                             type != TT_EXTINT) {                          env->exception_index = EXC_IRQ;
                             env->interrupt_request &= ~CPU_INTERRUPT_HARD;                          do_interrupt(env);
                             do_interrupt(env->interrupt_index);                          next_tb = 0;
                             env->interrupt_index = 0;                      }
                         }  
                     } else if (interrupt_request & CPU_INTERRUPT_TIMER) {  
                         //do_interrupt(0, 0, 0, 0, 0);  
                         env->interrupt_request &= ~CPU_INTERRUPT_TIMER;  
                     }  
 #endif  #endif
                     if (interrupt_request & CPU_INTERRUPT_EXITTB) {                     /* Don't use the cached interrupt_request value,
                         do_interrupt may have updated the EXITTB flag. */
                       if (env->interrupt_request & CPU_INTERRUPT_EXITTB) {
                         env->interrupt_request &= ~CPU_INTERRUPT_EXITTB;                          env->interrupt_request &= ~CPU_INTERRUPT_EXITTB;
                         /* ensure that no TB jump will be modified as                          /* ensure that no TB jump will be modified as
                            the program flow was changed */                             the program flow was changed */
 #ifdef __sparc__                          next_tb = 0;
                         tmp_T0 = 0;  
 #else  
                         T0 = 0;  
 #endif  
                     }  
                     if (interrupt_request & CPU_INTERRUPT_EXIT) {  
                         env->interrupt_request &= ~CPU_INTERRUPT_EXIT;  
                         env->exception_index = EXCP_INTERRUPT;  
                         cpu_loop_exit();  
                     }                      }
                 }                  }
 #ifdef DEBUG_EXEC                  if (unlikely(env->exit_request)) {
                 if ((loglevel & CPU_LOG_EXEC)) {                      env->exit_request = 0;
 #if defined(TARGET_I386)                      env->exception_index = EXCP_INTERRUPT;
                       cpu_loop_exit(env);
                   }
   #if defined(DEBUG_DISAS) || defined(CONFIG_DEBUG_EXEC)
                   if (qemu_loglevel_mask(CPU_LOG_TB_CPU)) {
                     /* restore flags in standard format */                      /* restore flags in standard format */
 #ifdef reg_EAX  #if defined(TARGET_I386)
                     env->regs[R_EAX] = EAX;                      env->eflags = env->eflags | cpu_cc_compute_all(env, CC_OP)
 #endif                          | (DF & DF_MASK);
 #ifdef reg_EBX                      log_cpu_state(env, X86_DUMP_CCOP);
                     env->regs[R_EBX] = EBX;  
 #endif  
 #ifdef reg_ECX  
                     env->regs[R_ECX] = ECX;  
 #endif  
 #ifdef reg_EDX  
                     env->regs[R_EDX] = EDX;  
 #endif  
 #ifdef reg_ESI  
                     env->regs[R_ESI] = ESI;  
 #endif  
 #ifdef reg_EDI  
                     env->regs[R_EDI] = EDI;  
 #endif  
 #ifdef reg_EBP  
                     env->regs[R_EBP] = EBP;  
 #endif  
 #ifdef reg_ESP  
                     env->regs[R_ESP] = ESP;  
 #endif  
                     env->eflags = env->eflags | cc_table[CC_OP].compute_all() | (DF & DF_MASK);  
                     cpu_dump_state(env, logfile, fprintf, X86_DUMP_CCOP);  
                     env->eflags &= ~(DF_MASK | CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);                      env->eflags &= ~(DF_MASK | CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);
 #elif defined(TARGET_ARM)  #elif defined(TARGET_M68K)
                     env->cpsr = compute_cpsr();                      cpu_m68k_flush_flags(env, env->cc_op);
                     cpu_dump_state(env, logfile, fprintf, 0);                      env->cc_op = CC_OP_FLAGS;
                     env->cpsr &= ~CACHED_CPSR_BITS;                      env->sr = (env->sr & 0xffe0)
 #elif defined(TARGET_SPARC)                                | env->cc_dest | (env->cc_x << 4);
                     REGWPTR = env->regbase + (env->cwp * 16);                      log_cpu_state(env, 0);
                     env->regwptr = REGWPTR;  
                     cpu_dump_state(env, logfile, fprintf, 0);  
 #elif defined(TARGET_PPC)  
                     cpu_dump_state(env, logfile, fprintf, 0);  
 #elif defined(TARGET_MIPS)  
                     cpu_dump_state(env, logfile, fprintf, 0);  
 #else  #else
 #error unsupported target CPU                       log_cpu_state(env, 0);
 #endif  #endif
                 }                  }
 #endif  #endif /* DEBUG_DISAS || CONFIG_DEBUG_EXEC */
                 /* we record a subset of the CPU state. It will                  spin_lock(&tb_lock);
                    always be the same before a given translated block                  tb = tb_find_fast(env);
                    is executed. */                  /* Note: we do it here to avoid a gcc bug on Mac OS X when
 #if defined(TARGET_I386)                     doing it in tb_find_slow */
                 flags = env->hflags;                  if (tb_invalidated_flag) {
                 flags |= (env->eflags & (IOPL_MASK | TF_MASK | VM_MASK));                      /* as some TB could have been invalidated because
                 cs_base = env->segs[R_CS].base;                         of memory exceptions while generating the code, we
                 pc = cs_base + env->eip;                         must recompute the hash index here */
 #elif defined(TARGET_ARM)                      next_tb = 0;
                 flags = env->thumb | (env->vfp.vec_len << 1)  
                         | (env->vfp.vec_stride << 4);  
                 cs_base = 0;  
                 pc = env->regs[15];  
 #elif defined(TARGET_SPARC)  
 #ifdef TARGET_SPARC64  
                 flags = (env->pstate << 2) | ((env->lsu & (DMMU_E | IMMU_E)) >> 2);  
 #else  
                 flags = env->psrs | ((env->mmuregs[0] & (MMU_E | MMU_NF)) << 1);  
 #endif  
                 cs_base = env->npc;  
                 pc = env->pc;  
 #elif defined(TARGET_PPC)  
                 flags = (msr_pr << MSR_PR) | (msr_fp << MSR_FP) |  
                     (msr_se << MSR_SE) | (msr_le << MSR_LE);  
                 cs_base = 0;  
                 pc = env->nip;  
 #elif defined(TARGET_MIPS)  
                 flags = env->hflags & MIPS_HFLAGS_TMASK;  
                 cs_base = NULL;  
                 pc = env->PC;  
 #else  
 #error unsupported CPU  
 #endif  
                 tb = tb_find(&ptb, pc, cs_base,   
                              flags);  
                 if (!tb) {  
                     TranslationBlock **ptb1;  
                     unsigned int h;  
                     target_ulong phys_pc, phys_page1, phys_page2, virt_page2;  
                       
                       
                     spin_lock(&tb_lock);  
   
                     tb_invalidated_flag = 0;                      tb_invalidated_flag = 0;
                                       }
                     regs_to_env(); /* XXX: do it just before cpu_gen_code() */  #ifdef CONFIG_DEBUG_EXEC
                   qemu_log_mask(CPU_LOG_EXEC, "Trace %p [" TARGET_FMT_lx "] %s\n",
                                tb->tc_ptr, tb->pc,
                                lookup_symbol(tb->pc));
   #endif
                   /* see if we can patch the calling TB. When the TB
                      spans two pages, we cannot safely do a direct
                      jump. */
                   if (next_tb != 0 && tb->page_addr[1] == -1) {
                       tb_add_jump((TranslationBlock *)(next_tb & ~3), next_tb & 3, tb);
                   }
                   spin_unlock(&tb_lock);
   
                     /* find translated block using physical mappings */                  /* cpu_interrupt might be called while translating the
                     phys_pc = get_phys_addr_code(env, pc);                     TB, but before it is linked into a potentially
                     phys_page1 = phys_pc & TARGET_PAGE_MASK;                     infinite loop and becomes env->current_tb. Avoid
                     phys_page2 = -1;                     starting execution if there is a pending interrupt. */
                     h = tb_phys_hash_func(phys_pc);                  env->current_tb = tb;
                     ptb1 = &tb_phys_hash[h];                  barrier();
                     for(;;) {                  if (likely(!env->exit_request)) {
                         tb = *ptb1;                      tc_ptr = tb->tc_ptr;
                         if (!tb)                      /* execute the generated code */
                             goto not_found;                      next_tb = tcg_qemu_tb_exec(env, tc_ptr);
                         if (tb->pc == pc &&                       if ((next_tb & 3) == 2) {
                             tb->page_addr[0] == phys_page1 &&                          /* Instruction counter expired.  */
                             tb->cs_base == cs_base &&                           int insns_left;
                             tb->flags == flags) {                          tb = (TranslationBlock *)(next_tb & ~3);
                             /* check next page if needed */                          /* Restore PC.  */
                             if (tb->page_addr[1] != -1) {                          cpu_pc_from_tb(env, tb);
                                 virt_page2 = (pc & TARGET_PAGE_MASK) +                           insns_left = env->icount_decr.u32;
                                     TARGET_PAGE_SIZE;                          if (env->icount_extra && insns_left >= 0) {
                                 phys_page2 = get_phys_addr_code(env, virt_page2);                              /* Refill decrementer and continue execution.  */
                                 if (tb->page_addr[1] == phys_page2)                              env->icount_extra += insns_left;
                                     goto found;                              if (env->icount_extra > 0xffff) {
                                   insns_left = 0xffff;
                             } else {                              } else {
                                 goto found;                                  insns_left = env->icount_extra;
                             }                              }
                               env->icount_extra -= insns_left;
                               env->icount_decr.u16.low = insns_left;
                           } else {
                               if (insns_left > 0) {
                                   /* Execute remaining instructions.  */
                                   cpu_exec_nocache(env, insns_left, tb);
                               }
                               env->exception_index = EXCP_INTERRUPT;
                               next_tb = 0;
                               cpu_loop_exit(env);
                         }                          }
                         ptb1 = &tb->phys_hash_next;  
                     }                      }
                 not_found:  
                     /* if no translated code available, then translate it now */  
                     tb = tb_alloc(pc);  
                     if (!tb) {  
                         /* flush must be done */  
                         tb_flush(env);  
                         /* cannot fail at this point */  
                         tb = tb_alloc(pc);  
                         /* don't forget to invalidate previous TB info */  
                         ptb = &tb_hash[tb_hash_func(pc)];  
                         T0 = 0;  
                     }  
                     tc_ptr = code_gen_ptr;  
                     tb->tc_ptr = tc_ptr;  
                     tb->cs_base = cs_base;  
                     tb->flags = flags;  
                     cpu_gen_code(env, tb, CODE_GEN_MAX_SIZE, &code_gen_size);  
                     code_gen_ptr = (void *)(((unsigned long)code_gen_ptr + code_gen_size + CODE_GEN_ALIGN - 1) & ~(CODE_GEN_ALIGN - 1));  
                       
                     /* check next page if needed */  
                     virt_page2 = (pc + tb->size - 1) & TARGET_PAGE_MASK;  
                     phys_page2 = -1;  
                     if ((pc & TARGET_PAGE_MASK) != virt_page2) {  
                         phys_page2 = get_phys_addr_code(env, virt_page2);  
                     }  
                     tb_link_phys(tb, phys_pc, phys_page2);  
   
                 found:  
                     if (tb_invalidated_flag) {  
                         /* as some TB could have been invalidated because  
                            of memory exceptions while generating the code, we  
                            must recompute the hash index here */  
                         ptb = &tb_hash[tb_hash_func(pc)];  
                         while (*ptb != NULL)  
                             ptb = &(*ptb)->hash_next;  
                         T0 = 0;  
                     }  
                     /* we add the TB in the virtual pc hash table */  
                     *ptb = tb;  
                     tb->hash_next = NULL;  
                     tb_link(tb);  
                     spin_unlock(&tb_lock);  
                 }  
 #ifdef DEBUG_EXEC  
                 if ((loglevel & CPU_LOG_EXEC)) {  
                     fprintf(logfile, "Trace 0x%08lx [" TARGET_FMT_lx "] %s\n",  
                             (long)tb->tc_ptr, tb->pc,  
                             lookup_symbol(tb->pc));  
                 }                  }
 #endif  
 #ifdef __sparc__  
                 T0 = tmp_T0;  
 #endif        
                 /* see if we can patch the calling TB. */  
                 {  
                     if (T0 != 0  
 #if defined(TARGET_I386) && defined(USE_CODE_COPY)  
                     && (tb->cflags & CF_CODE_COPY) ==   
                     (((TranslationBlock *)(T0 & ~3))->cflags & CF_CODE_COPY)  
 #endif  
                     ) {  
                     spin_lock(&tb_lock);  
                     tb_add_jump((TranslationBlock *)(long)(T0 & ~3), T0 & 3, tb);  
 #if defined(USE_CODE_COPY)  
                     /* propagates the FP use info */  
                     ((TranslationBlock *)(T0 & ~3))->cflags |=   
                         (tb->cflags & CF_FP_USED);  
 #endif  
                     spin_unlock(&tb_lock);  
                 }  
                 }  
                 tc_ptr = tb->tc_ptr;  
                 env->current_tb = tb;  
                 /* execute the generated code */  
                 gen_func = (void *)tc_ptr;  
 #if defined(__sparc__)  
                 __asm__ __volatile__("call      %0\n\t"  
                                      "mov       %%o7,%%i0"  
                                      : /* no outputs */  
                                      : "r" (gen_func)   
                                      : "i0", "i1", "i2", "i3", "i4", "i5");  
 #elif defined(__arm__)  
                 asm volatile ("mov pc, %0\n\t"  
                               ".global exec_loop\n\t"  
                               "exec_loop:\n\t"  
                               : /* no outputs */  
                               : "r" (gen_func)  
                               : "r1", "r2", "r3", "r8", "r9", "r10", "r12", "r14");  
 #elif defined(TARGET_I386) && defined(USE_CODE_COPY)  
 {  
     if (!(tb->cflags & CF_CODE_COPY)) {  
         if ((tb->cflags & CF_FP_USED) && env->native_fp_regs) {  
             save_native_fp_state(env);  
         }  
         gen_func();  
     } else {  
         if ((tb->cflags & CF_FP_USED) && !env->native_fp_regs) {  
             restore_native_fp_state(env);  
         }  
         /* we work with native eflags */  
         CC_SRC = cc_table[CC_OP].compute_all();  
         CC_OP = CC_OP_EFLAGS;  
         asm(".globl exec_loop\n"  
             "\n"  
             "debug1:\n"  
             "    pushl %%ebp\n"  
             "    fs movl %10, %9\n"  
             "    fs movl %11, %%eax\n"  
             "    andl $0x400, %%eax\n"  
             "    fs orl %8, %%eax\n"  
             "    pushl %%eax\n"  
             "    popf\n"  
             "    fs movl %%esp, %12\n"  
             "    fs movl %0, %%eax\n"  
             "    fs movl %1, %%ecx\n"  
             "    fs movl %2, %%edx\n"  
             "    fs movl %3, %%ebx\n"  
             "    fs movl %4, %%esp\n"  
             "    fs movl %5, %%ebp\n"  
             "    fs movl %6, %%esi\n"  
             "    fs movl %7, %%edi\n"  
             "    fs jmp *%9\n"  
             "exec_loop:\n"  
             "    fs movl %%esp, %4\n"  
             "    fs movl %12, %%esp\n"  
             "    fs movl %%eax, %0\n"  
             "    fs movl %%ecx, %1\n"  
             "    fs movl %%edx, %2\n"  
             "    fs movl %%ebx, %3\n"  
             "    fs movl %%ebp, %5\n"  
             "    fs movl %%esi, %6\n"  
             "    fs movl %%edi, %7\n"  
             "    pushf\n"  
             "    popl %%eax\n"  
             "    movl %%eax, %%ecx\n"  
             "    andl $0x400, %%ecx\n"  
             "    shrl $9, %%ecx\n"  
             "    andl $0x8d5, %%eax\n"  
             "    fs movl %%eax, %8\n"  
             "    movl $1, %%eax\n"  
             "    subl %%ecx, %%eax\n"  
             "    fs movl %%eax, %11\n"  
             "    fs movl %9, %%ebx\n" /* get T0 value */  
             "    popl %%ebp\n"  
             :  
             : "m" (*(uint8_t *)offsetof(CPUState, regs[0])),  
             "m" (*(uint8_t *)offsetof(CPUState, regs[1])),  
             "m" (*(uint8_t *)offsetof(CPUState, regs[2])),  
             "m" (*(uint8_t *)offsetof(CPUState, regs[3])),  
             "m" (*(uint8_t *)offsetof(CPUState, regs[4])),  
             "m" (*(uint8_t *)offsetof(CPUState, regs[5])),  
             "m" (*(uint8_t *)offsetof(CPUState, regs[6])),  
             "m" (*(uint8_t *)offsetof(CPUState, regs[7])),  
             "m" (*(uint8_t *)offsetof(CPUState, cc_src)),  
             "m" (*(uint8_t *)offsetof(CPUState, tmp0)),  
             "a" (gen_func),  
             "m" (*(uint8_t *)offsetof(CPUState, df)),  
             "m" (*(uint8_t *)offsetof(CPUState, saved_esp))  
             : "%ecx", "%edx"  
             );  
     }  
 }  
 #elif defined(__ia64)  
                 struct fptr {  
                         void *ip;  
                         void *gp;  
                 } fp;  
   
                 fp.ip = tc_ptr;  
                 fp.gp = code_gen_buffer + 2 * (1 << 20);  
                 (*(void (*)(void)) &fp)();  
 #else  
                 gen_func();  
 #endif  
                 env->current_tb = NULL;                  env->current_tb = NULL;
                 /* reset soft MMU for next block (it can currently                  /* reset soft MMU for next block (it can currently
                    only be set by a memory fault) */                     only be set by a memory fault) */
 #if defined(TARGET_I386) && !defined(CONFIG_SOFTMMU)              } /* for(;;) */
                 if (env->hflags & HF_SOFTMMU_MASK) {  
                     env->hflags &= ~HF_SOFTMMU_MASK;  
                     /* do not allow linking to another block */  
                     T0 = 0;  
                 }  
 #endif  
             }  
         } else {          } else {
             env_to_regs();              /* Reload env after longjmp - the compiler may have smashed all
                * local variables as longjmp is marked 'noreturn'. */
               env = cpu_single_env;
         }          }
     } /* for(;;) */      } /* for(;;) */
   
   
 #if defined(TARGET_I386)  #if defined(TARGET_I386)
 #if defined(USE_CODE_COPY)  
     if (env->native_fp_regs) {  
         save_native_fp_state(env);  
     }  
 #endif  
     /* restore flags in standard format */      /* restore flags in standard format */
     env->eflags = env->eflags | cc_table[CC_OP].compute_all() | (DF & DF_MASK);      env->eflags = env->eflags | cpu_cc_compute_all(env, CC_OP)
           | (DF & DF_MASK);
     /* restore global registers */  
 #ifdef reg_EAX  
     EAX = saved_EAX;  
 #endif  
 #ifdef reg_ECX  
     ECX = saved_ECX;  
 #endif  
 #ifdef reg_EDX  
     EDX = saved_EDX;  
 #endif  
 #ifdef reg_EBX  
     EBX = saved_EBX;  
 #endif  
 #ifdef reg_ESP  
     ESP = saved_ESP;  
 #endif  
 #ifdef reg_EBP  
     EBP = saved_EBP;  
 #endif  
 #ifdef reg_ESI  
     ESI = saved_ESI;  
 #endif  
 #ifdef reg_EDI  
     EDI = saved_EDI;  
 #endif  
 #elif defined(TARGET_ARM)  #elif defined(TARGET_ARM)
     env->cpsr = compute_cpsr();  
     /* XXX: Save/restore host fpu exception state?.  */      /* XXX: Save/restore host fpu exception state?.  */
   #elif defined(TARGET_UNICORE32)
 #elif defined(TARGET_SPARC)  #elif defined(TARGET_SPARC)
 #if defined(reg_REGWPTR)  
     REGWPTR = saved_regwptr;  
 #endif  
 #elif defined(TARGET_PPC)  #elif defined(TARGET_PPC)
   #elif defined(TARGET_LM32)
   #elif defined(TARGET_M68K)
       cpu_m68k_flush_flags(env, env->cc_op);
       env->cc_op = CC_OP_FLAGS;
       env->sr = (env->sr & 0xffe0)
                 | env->cc_dest | (env->cc_x << 4);
   #elif defined(TARGET_MICROBLAZE)
 #elif defined(TARGET_MIPS)  #elif defined(TARGET_MIPS)
   #elif defined(TARGET_SH4)
   #elif defined(TARGET_ALPHA)
   #elif defined(TARGET_CRIS)
   #elif defined(TARGET_S390X)
   #elif defined(TARGET_XTENSA)
       /* XXXXX */
 #else  #else
 #error unsupported target CPU  #error unsupported target CPU
 #endif  #endif
 #ifdef __sparc__  
     asm volatile ("mov %0, %%i7" : : "r" (saved_i7));  
 #endif  
     T0 = saved_T0;  
     T1 = saved_T1;  
 #if defined(reg_T2)  
     T2 = saved_T2;  
 #endif  
     env = saved_env;  
     return ret;  
 }  
   
 /* must only be called from the generated code as an exception can be  
    generated */  
 void tb_invalidate_page_range(target_ulong start, target_ulong end)  
 {  
     /* XXX: cannot enable it yet because it yields to MMU exception  
        where NIP != read address on PowerPC */  
 #if 0  
     target_ulong phys_addr;  
     phys_addr = get_phys_addr_code(env, start);  
     tb_invalidate_phys_page_range(phys_addr, phys_addr + end - start, 0);  
 #endif  
 }  
   
 #if defined(TARGET_I386) && defined(CONFIG_USER_ONLY)  
   
 void cpu_x86_load_seg(CPUX86State *s, int seg_reg, int selector)  
 {  
     CPUX86State *saved_env;  
   
     saved_env = env;  
     env = s;  
     if (!(env->cr[0] & CR0_PE_MASK) || (env->eflags & VM_MASK)) {  
         selector &= 0xffff;  
         cpu_x86_load_seg_cache(env, seg_reg, selector,   
                                (selector << 4), 0xffff, 0);  
     } else {  
         load_seg(seg_reg, selector);  
     }  
     env = saved_env;  
 }  
   
 void cpu_x86_fsave(CPUX86State *s, uint8_t *ptr, int data32)  
 {  
     CPUX86State *saved_env;  
   
     saved_env = env;  
     env = s;  
       
     helper_fsave((target_ulong)ptr, data32);  
   
     env = saved_env;  
 }  
   
 void cpu_x86_frstor(CPUX86State *s, uint8_t *ptr, int data32)  
 {  
     CPUX86State *saved_env;  
   
     saved_env = env;  
     env = s;  
       
     helper_frstor((target_ulong)ptr, data32);  
   
     env = saved_env;  
 }  
   
 #endif /* TARGET_I386 */  
   
 #if !defined(CONFIG_SOFTMMU)  
   
 #if defined(TARGET_I386)  
   
 /* 'pc' is the host PC at which the exception was raised. 'address' is  
    the effective address of the memory exception. 'is_write' is 1 if a  
    write caused the exception and otherwise 0'. 'old_set' is the  
    signal set which should be restored */  
 static inline int handle_cpu_signal(unsigned long pc, unsigned long address,  
                                     int is_write, sigset_t *old_set,   
                                     void *puc)  
 {  
     TranslationBlock *tb;  
     int ret;  
   
     if (cpu_single_env)  
         env = cpu_single_env; /* XXX: find a correct solution for multithread */  
 #if defined(DEBUG_SIGNAL)  
     qemu_printf("qemu: SIGSEGV pc=0x%08lx address=%08lx w=%d oldset=0x%08lx\n",   
                 pc, address, is_write, *(unsigned long *)old_set);  
 #endif  
     /* XXX: locking issue */  
     if (is_write && page_unprotect(address, pc, puc)) {  
         return 1;  
     }  
   
     /* see if it is an MMU fault */  
     ret = cpu_x86_handle_mmu_fault(env, address, is_write,   
                                    ((env->hflags & HF_CPL_MASK) == 3), 0);  
     if (ret < 0)  
         return 0; /* not an MMU fault */  
     if (ret == 0)  
         return 1; /* the MMU fault was handled without causing real CPU fault */  
     /* now we have a real cpu fault */  
     tb = tb_find_pc(pc);  
     if (tb) {  
         /* the PC is inside the translated code. It means that we have  
            a virtual CPU fault */  
         cpu_restore_state(tb, env, pc, puc);  
     }  
     if (ret == 1) {  
 #if 0  
         printf("PF exception: EIP=0x%08x CR2=0x%08x error=0x%x\n",   
                env->eip, env->cr[2], env->error_code);  
 #endif  
         /* we restore the process signal mask as the sigreturn should  
            do it (XXX: use sigsetjmp) */  
         sigprocmask(SIG_SETMASK, old_set, NULL);  
         raise_exception_err(EXCP0E_PAGE, env->error_code);  
     } else {  
         /* activate soft MMU for this block */  
         env->hflags |= HF_SOFTMMU_MASK;  
         cpu_resume_from_signal(env, puc);  
     }  
     /* never comes here */  
     return 1;  
 }  
   
 #elif defined(TARGET_ARM)  
 static inline int handle_cpu_signal(unsigned long pc, unsigned long address,  
                                     int is_write, sigset_t *old_set,  
                                     void *puc)  
 {  
     TranslationBlock *tb;  
     int ret;  
   
     if (cpu_single_env)  
         env = cpu_single_env; /* XXX: find a correct solution for multithread */  
 #if defined(DEBUG_SIGNAL)  
     printf("qemu: SIGSEGV pc=0x%08lx address=%08lx w=%d oldset=0x%08lx\n",   
            pc, address, is_write, *(unsigned long *)old_set);  
 #endif  
     /* XXX: locking issue */  
     if (is_write && page_unprotect(address, pc, puc)) {  
         return 1;  
     }  
     /* see if it is an MMU fault */  
     ret = cpu_arm_handle_mmu_fault(env, address, is_write, 1, 0);  
     if (ret < 0)  
         return 0; /* not an MMU fault */  
     if (ret == 0)  
         return 1; /* the MMU fault was handled without causing real CPU fault */  
     /* now we have a real cpu fault */  
     tb = tb_find_pc(pc);  
     if (tb) {  
         /* the PC is inside the translated code. It means that we have  
            a virtual CPU fault */  
         cpu_restore_state(tb, env, pc, puc);  
     }  
     /* we restore the process signal mask as the sigreturn should  
        do it (XXX: use sigsetjmp) */  
     sigprocmask(SIG_SETMASK, old_set, NULL);  
     cpu_loop_exit();  
 }  
 #elif defined(TARGET_SPARC)  
 static inline int handle_cpu_signal(unsigned long pc, unsigned long address,  
                                     int is_write, sigset_t *old_set,  
                                     void *puc)  
 {  
     TranslationBlock *tb;  
     int ret;  
   
     if (cpu_single_env)  
         env = cpu_single_env; /* XXX: find a correct solution for multithread */  
 #if defined(DEBUG_SIGNAL)  
     printf("qemu: SIGSEGV pc=0x%08lx address=%08lx w=%d oldset=0x%08lx\n",   
            pc, address, is_write, *(unsigned long *)old_set);  
 #endif  
     /* XXX: locking issue */  
     if (is_write && page_unprotect(address, pc, puc)) {  
         return 1;  
     }  
     /* see if it is an MMU fault */  
     ret = cpu_sparc_handle_mmu_fault(env, address, is_write, 1, 0);  
     if (ret < 0)  
         return 0; /* not an MMU fault */  
     if (ret == 0)  
         return 1; /* the MMU fault was handled without causing real CPU fault */  
     /* now we have a real cpu fault */  
     tb = tb_find_pc(pc);  
     if (tb) {  
         /* the PC is inside the translated code. It means that we have  
            a virtual CPU fault */  
         cpu_restore_state(tb, env, pc, puc);  
     }  
     /* we restore the process signal mask as the sigreturn should  
        do it (XXX: use sigsetjmp) */  
     sigprocmask(SIG_SETMASK, old_set, NULL);  
     cpu_loop_exit();  
 }  
 #elif defined (TARGET_PPC)  
 static inline int handle_cpu_signal(unsigned long pc, unsigned long address,  
                                     int is_write, sigset_t *old_set,  
                                     void *puc)  
 {  
     TranslationBlock *tb;  
     int ret;  
       
     if (cpu_single_env)  
         env = cpu_single_env; /* XXX: find a correct solution for multithread */  
 #if defined(DEBUG_SIGNAL)  
     printf("qemu: SIGSEGV pc=0x%08lx address=%08lx w=%d oldset=0x%08lx\n",   
            pc, address, is_write, *(unsigned long *)old_set);  
 #endif  
     /* XXX: locking issue */  
     if (is_write && page_unprotect(address, pc, puc)) {  
         return 1;  
     }  
   
     /* see if it is an MMU fault */  
     ret = cpu_ppc_handle_mmu_fault(env, address, is_write, msr_pr, 0);  
     if (ret < 0)  
         return 0; /* not an MMU fault */  
     if (ret == 0)  
         return 1; /* the MMU fault was handled without causing real CPU fault */  
   
     /* now we have a real cpu fault */  
     tb = tb_find_pc(pc);  
     if (tb) {  
         /* the PC is inside the translated code. It means that we have  
            a virtual CPU fault */  
         cpu_restore_state(tb, env, pc, puc);  
     }  
     if (ret == 1) {  
 #if 0  
         printf("PF exception: NIP=0x%08x error=0x%x %p\n",   
                env->nip, env->error_code, tb);  
 #endif  
     /* we restore the process signal mask as the sigreturn should  
        do it (XXX: use sigsetjmp) */  
         sigprocmask(SIG_SETMASK, old_set, NULL);  
         do_raise_exception_err(env->exception_index, env->error_code);  
     } else {  
         /* activate soft MMU for this block */  
         cpu_resume_from_signal(env, puc);  
     }  
     /* never comes here */  
     return 1;  
 }  
   
 #elif defined (TARGET_MIPS)  
 static inline int handle_cpu_signal(unsigned long pc, unsigned long address,  
                                     int is_write, sigset_t *old_set,  
                                     void *puc)  
 {  
     TranslationBlock *tb;  
     int ret;  
       
     if (cpu_single_env)  
         env = cpu_single_env; /* XXX: find a correct solution for multithread */  
 #if defined(DEBUG_SIGNAL)  
     printf("qemu: SIGSEGV pc=0x%08lx address=%08lx w=%d oldset=0x%08lx\n",   
            pc, address, is_write, *(unsigned long *)old_set);  
 #endif  
     /* XXX: locking issue */  
     if (is_write && page_unprotect(address, pc, puc)) {  
         return 1;  
     }  
   
     /* see if it is an MMU fault */  
     ret = cpu_ppc_handle_mmu_fault(env, address, is_write, msr_pr, 0);  
     if (ret < 0)  
         return 0; /* not an MMU fault */  
     if (ret == 0)  
         return 1; /* the MMU fault was handled without causing real CPU fault */  
   
     /* now we have a real cpu fault */  
     tb = tb_find_pc(pc);  
     if (tb) {  
         /* the PC is inside the translated code. It means that we have  
            a virtual CPU fault */  
         cpu_restore_state(tb, env, pc, puc);  
     }  
     if (ret == 1) {  
 #if 0  
         printf("PF exception: NIP=0x%08x error=0x%x %p\n",   
                env->nip, env->error_code, tb);  
 #endif  
     /* we restore the process signal mask as the sigreturn should  
        do it (XXX: use sigsetjmp) */  
         sigprocmask(SIG_SETMASK, old_set, NULL);  
         do_raise_exception_err(env->exception_index, env->error_code);  
     } else {  
         /* activate soft MMU for this block */  
         cpu_resume_from_signal(env, puc);  
     }  
     /* never comes here */  
     return 1;  
 }  
   
 #else  
 #error unsupported target CPU  
 #endif  
   
 #if defined(__i386__)  
   
 #if defined(USE_CODE_COPY)  
 static void cpu_send_trap(unsigned long pc, int trap,   
                           struct ucontext *uc)  
 {  
     TranslationBlock *tb;  
   
     if (cpu_single_env)  
         env = cpu_single_env; /* XXX: find a correct solution for multithread */  
     /* now we have a real cpu fault */  
     tb = tb_find_pc(pc);  
     if (tb) {  
         /* the PC is inside the translated code. It means that we have  
            a virtual CPU fault */  
         cpu_restore_state(tb, env, pc, uc);  
     }  
     sigprocmask(SIG_SETMASK, &uc->uc_sigmask, NULL);  
     raise_exception_err(trap, env->error_code);  
 }  
 #endif  
   
 int cpu_signal_handler(int host_signum, struct siginfo *info,   
                        void *puc)  
 {  
     struct ucontext *uc = puc;  
     unsigned long pc;  
     int trapno;  
   
 #ifndef REG_EIP  
 /* for glibc 2.1 */  
 #define REG_EIP    EIP  
 #define REG_ERR    ERR  
 #define REG_TRAPNO TRAPNO  
 #endif  
     pc = uc->uc_mcontext.gregs[REG_EIP];  
     trapno = uc->uc_mcontext.gregs[REG_TRAPNO];  
 #if defined(TARGET_I386) && defined(USE_CODE_COPY)  
     if (trapno == 0x00 || trapno == 0x05) {  
         /* send division by zero or bound exception */  
         cpu_send_trap(pc, trapno, uc);  
         return 1;  
     } else  
 #endif  
         return handle_cpu_signal(pc, (unsigned long)info->si_addr,   
                                  trapno == 0xe ?   
                                  (uc->uc_mcontext.gregs[REG_ERR] >> 1) & 1 : 0,  
                                  &uc->uc_sigmask, puc);  
 }  
   
 #elif defined(__x86_64__)  
   
 int cpu_signal_handler(int host_signum, struct siginfo *info,  
                        void *puc)  
 {  
     struct ucontext *uc = puc;  
     unsigned long pc;  
   
     pc = uc->uc_mcontext.gregs[REG_RIP];  
     return handle_cpu_signal(pc, (unsigned long)info->si_addr,   
                              uc->uc_mcontext.gregs[REG_TRAPNO] == 0xe ?   
                              (uc->uc_mcontext.gregs[REG_ERR] >> 1) & 1 : 0,  
                              &uc->uc_sigmask, puc);  
 }  
   
 #elif defined(__powerpc__)  
   
 /***********************************************************************  
  * signal context platform-specific definitions  
  * From Wine  
  */  
 #ifdef linux  
 /* All Registers access - only for local access */  
 # define REG_sig(reg_name, context)             ((context)->uc_mcontext.regs->reg_name)  
 /* Gpr Registers access  */  
 # define GPR_sig(reg_num, context)              REG_sig(gpr[reg_num], context)  
 # define IAR_sig(context)                       REG_sig(nip, context)   /* Program counter */  
 # define MSR_sig(context)                       REG_sig(msr, context)   /* Machine State Register (Supervisor) */  
 # define CTR_sig(context)                       REG_sig(ctr, context)   /* Count register */  
 # define XER_sig(context)                       REG_sig(xer, context) /* User's integer exception register */  
 # define LR_sig(context)                        REG_sig(link, context) /* Link register */  
 # define CR_sig(context)                        REG_sig(ccr, context) /* Condition register */  
 /* Float Registers access  */  
 # define FLOAT_sig(reg_num, context)            (((double*)((char*)((context)->uc_mcontext.regs+48*4)))[reg_num])  
 # define FPSCR_sig(context)                     (*(int*)((char*)((context)->uc_mcontext.regs+(48+32*2)*4)))  
 /* Exception Registers access */  
 # define DAR_sig(context)                       REG_sig(dar, context)  
 # define DSISR_sig(context)                     REG_sig(dsisr, context)  
 # define TRAP_sig(context)                      REG_sig(trap, context)  
 #endif /* linux */  
   
 #ifdef __APPLE__  
 # include <sys/ucontext.h>  
 typedef struct ucontext SIGCONTEXT;  
 /* All Registers access - only for local access */  
 # define REG_sig(reg_name, context)             ((context)->uc_mcontext->ss.reg_name)  
 # define FLOATREG_sig(reg_name, context)        ((context)->uc_mcontext->fs.reg_name)  
 # define EXCEPREG_sig(reg_name, context)        ((context)->uc_mcontext->es.reg_name)  
 # define VECREG_sig(reg_name, context)          ((context)->uc_mcontext->vs.reg_name)  
 /* Gpr Registers access */  
 # define GPR_sig(reg_num, context)              REG_sig(r##reg_num, context)  
 # define IAR_sig(context)                       REG_sig(srr0, context)  /* Program counter */  
 # define MSR_sig(context)                       REG_sig(srr1, context)  /* Machine State Register (Supervisor) */  
 # define CTR_sig(context)                       REG_sig(ctr, context)  
 # define XER_sig(context)                       REG_sig(xer, context) /* Link register */  
 # define LR_sig(context)                        REG_sig(lr, context)  /* User's integer exception register */  
 # define CR_sig(context)                        REG_sig(cr, context)  /* Condition register */  
 /* Float Registers access */  
 # define FLOAT_sig(reg_num, context)            FLOATREG_sig(fpregs[reg_num], context)  
 # define FPSCR_sig(context)                     ((double)FLOATREG_sig(fpscr, context))  
 /* Exception Registers access */  
 # define DAR_sig(context)                       EXCEPREG_sig(dar, context)     /* Fault registers for coredump */  
 # define DSISR_sig(context)                     EXCEPREG_sig(dsisr, context)  
 # define TRAP_sig(context)                      EXCEPREG_sig(exception, context) /* number of powerpc exception taken */  
 #endif /* __APPLE__ */  
   
 int cpu_signal_handler(int host_signum, struct siginfo *info,   
                        void *puc)  
 {  
     struct ucontext *uc = puc;  
     unsigned long pc;  
     int is_write;  
   
     pc = IAR_sig(uc);  
     is_write = 0;  
 #if 0  
     /* ppc 4xx case */  
     if (DSISR_sig(uc) & 0x00800000)  
         is_write = 1;  
 #else  
     if (TRAP_sig(uc) != 0x400 && (DSISR_sig(uc) & 0x02000000))  
         is_write = 1;  
 #endif  
     return handle_cpu_signal(pc, (unsigned long)info->si_addr,   
                              is_write, &uc->uc_sigmask, puc);  
 }  
   
 #elif defined(__alpha__)  
   
 int cpu_signal_handler(int host_signum, struct siginfo *info,   
                            void *puc)  
 {  
     struct ucontext *uc = puc;  
     uint32_t *pc = uc->uc_mcontext.sc_pc;  
     uint32_t insn = *pc;  
     int is_write = 0;  
   
     /* XXX: need kernel patch to get write flag faster */  
     switch (insn >> 26) {  
     case 0x0d: // stw  
     case 0x0e: // stb  
     case 0x0f: // stq_u  
     case 0x24: // stf  
     case 0x25: // stg  
     case 0x26: // sts  
     case 0x27: // stt  
     case 0x2c: // stl  
     case 0x2d: // stq  
     case 0x2e: // stl_c  
     case 0x2f: // stq_c  
         is_write = 1;  
     }  
   
     return handle_cpu_signal(pc, (unsigned long)info->si_addr,   
                              is_write, &uc->uc_sigmask, puc);  
 }  
 #elif defined(__sparc__)  
   
 int cpu_signal_handler(int host_signum, struct siginfo *info,   
                        void *puc)  
 {  
     uint32_t *regs = (uint32_t *)(info + 1);  
     void *sigmask = (regs + 20);  
     unsigned long pc;  
     int is_write;  
     uint32_t insn;  
       
     /* XXX: is there a standard glibc define ? */  
     pc = regs[1];  
     /* XXX: need kernel patch to get write flag faster */  
     is_write = 0;  
     insn = *(uint32_t *)pc;  
     if ((insn >> 30) == 3) {  
       switch((insn >> 19) & 0x3f) {  
       case 0x05: // stb  
       case 0x06: // sth  
       case 0x04: // st  
       case 0x07: // std  
       case 0x24: // stf  
       case 0x27: // stdf  
       case 0x25: // stfsr  
         is_write = 1;  
         break;  
       }  
     }  
     return handle_cpu_signal(pc, (unsigned long)info->si_addr,   
                              is_write, sigmask, NULL);  
 }  
   
 #elif defined(__arm__)  
   
 int cpu_signal_handler(int host_signum, struct siginfo *info,   
                        void *puc)  
 {  
     struct ucontext *uc = puc;  
     unsigned long pc;  
     int is_write;  
       
     pc = uc->uc_mcontext.gregs[R15];  
     /* XXX: compute is_write */  
     is_write = 0;  
     return handle_cpu_signal(pc, (unsigned long)info->si_addr,   
                              is_write,  
                              &uc->uc_sigmask);  
 }  
   
 #elif defined(__mc68000)  
   
 int cpu_signal_handler(int host_signum, struct siginfo *info,   
                        void *puc)  
 {  
     struct ucontext *uc = puc;  
     unsigned long pc;  
     int is_write;  
       
     pc = uc->uc_mcontext.gregs[16];  
     /* XXX: compute is_write */  
     is_write = 0;  
     return handle_cpu_signal(pc, (unsigned long)info->si_addr,   
                              is_write,  
                              &uc->uc_sigmask, puc);  
 }  
   
 #elif defined(__ia64)  
   
 #ifndef __ISR_VALID  
   /* This ought to be in <bits/siginfo.h>... */  
 # define __ISR_VALID    1  
 # define si_flags       _sifields._sigfault._si_pad0  
 #endif  
   
 int cpu_signal_handler(int host_signum, struct siginfo *info, void *puc)  
 {  
     struct ucontext *uc = puc;  
     unsigned long ip;  
     int is_write = 0;  
   
     ip = uc->uc_mcontext.sc_ip;  
     switch (host_signum) {  
       case SIGILL:  
       case SIGFPE:  
       case SIGSEGV:  
       case SIGBUS:  
       case SIGTRAP:  
           if (info->si_code && (info->si_flags & __ISR_VALID))  
               /* ISR.W (write-access) is bit 33:  */  
               is_write = (info->si_isr >> 33) & 1;  
           break;  
   
       default:      /* fail safe : never use cpu_single_env outside cpu_exec() */
           break;      cpu_single_env = NULL;
     }      return ret;
     return handle_cpu_signal(ip, (unsigned long)info->si_addr,  
                              is_write,  
                              &uc->uc_sigmask, puc);  
 }  
   
 #elif defined(__s390__)  
   
 int cpu_signal_handler(int host_signum, struct siginfo *info,   
                        void *puc)  
 {  
     struct ucontext *uc = puc;  
     unsigned long pc;  
     int is_write;  
       
     pc = uc->uc_mcontext.psw.addr;  
     /* XXX: compute is_write */  
     is_write = 0;  
     return handle_cpu_signal(pc, (unsigned long)info->si_addr,   
                              is_write,  
                              &uc->uc_sigmask, puc);  
 }  }
   
 #else  
   
 #error host CPU specific signal handler needed  
   
 #endif  
   
 #endif /* !defined(CONFIG_SOFTMMU) */  

Removed from v.1.1  
changed lines
  Added in v.1.1.1.16


unix.superglobalmegacorp.com