[BACK]Return to esp.c CVS log [TXT] [DIR] Up to [Qemu by Fabrice Bellard] / qemu / hw

Diff for /qemu/hw/esp.c between versions 1.1.1.1 and 1.1.1.2

version 1.1.1.1, 2018/04/24 16:37:52 version 1.1.1.2, 2018/04/24 16:39:23
Line 29 Line 29
 #ifdef DEBUG_ESP  #ifdef DEBUG_ESP
 #define DPRINTF(fmt, args...) \  #define DPRINTF(fmt, args...) \
 do { printf("ESP: " fmt , ##args); } while (0)  do { printf("ESP: " fmt , ##args); } while (0)
   #define pic_set_irq(irq, level) \
   do { printf("ESP: set_irq(%d): %d\n", (irq), (level)); pic_set_irq((irq),(level));} while (0)
 #else  #else
 #define DPRINTF(fmt, args...)  #define DPRINTF(fmt, args...)
 #endif  #endif
Line 36  do { printf("ESP: " fmt , ##args); } whi Line 38  do { printf("ESP: " fmt , ##args); } whi
 #define ESPDMA_REGS 4  #define ESPDMA_REGS 4
 #define ESPDMA_MAXADDR (ESPDMA_REGS * 4 - 1)  #define ESPDMA_MAXADDR (ESPDMA_REGS * 4 - 1)
 #define ESP_MAXREG 0x3f  #define ESP_MAXREG 0x3f
   #define TI_BUFSZ 65536
   #define DMA_VER 0xa0000000
   #define DMA_INTR 1
   #define DMA_INTREN 0x10
   #define DMA_LOADED 0x04000000
   
 typedef struct ESPState {  typedef struct ESPState {
     BlockDriverState **bd;      BlockDriverState **bd;
Line 44  typedef struct ESPState { Line 51  typedef struct ESPState {
     int irq;      int irq;
     uint32_t espdmaregs[ESPDMA_REGS];      uint32_t espdmaregs[ESPDMA_REGS];
     uint32_t ti_size;      uint32_t ti_size;
       uint32_t ti_rptr, ti_wptr;
     int ti_dir;      int ti_dir;
     uint8_t ti_buf[65536];      uint8_t ti_buf[TI_BUFSZ];
       int dma;
 } ESPState;  } ESPState;
   
 #define STAT_DO 0x00  #define STAT_DO 0x00
Line 61  typedef struct ESPState { Line 70  typedef struct ESPState {
 #define INTR_FC 0x08  #define INTR_FC 0x08
 #define INTR_BS 0x10  #define INTR_BS 0x10
 #define INTR_DC 0x20  #define INTR_DC 0x20
   #define INTR_RST 0x80
   
 #define SEQ_0 0x0  #define SEQ_0 0x0
 #define SEQ_CD 0x4  #define SEQ_CD 0x4
   
   /* XXX: stolen from ide.c, move to common ATAPI/SCSI library */
   static void lba_to_msf(uint8_t *buf, int lba)
   {
       lba += 150;
       buf[0] = (lba / 75) / 60;
       buf[1] = (lba / 75) % 60;
       buf[2] = lba % 75;
   }
   
   static inline void cpu_to_ube16(uint8_t *buf, int val)
   {
       buf[0] = val >> 8;
       buf[1] = val;
   }
   
   static inline void cpu_to_ube32(uint8_t *buf, unsigned int val)
   {
       buf[0] = val >> 24;
       buf[1] = val >> 16;
       buf[2] = val >> 8;
       buf[3] = val;
   }
   
   /* same toc as bochs. Return -1 if error or the toc length */
   /* XXX: check this */
   static int cdrom_read_toc(int nb_sectors, uint8_t *buf, int msf, int start_track)
   {
       uint8_t *q;
       int len;
       
       if (start_track > 1 && start_track != 0xaa)
           return -1;
       q = buf + 2;
       *q++ = 1; /* first session */
       *q++ = 1; /* last session */
       if (start_track <= 1) {
           *q++ = 0; /* reserved */
           *q++ = 0x14; /* ADR, control */
           *q++ = 1;    /* track number */
           *q++ = 0; /* reserved */
           if (msf) {
               *q++ = 0; /* reserved */
               lba_to_msf(q, 0);
               q += 3;
           } else {
               /* sector 0 */
               cpu_to_ube32(q, 0);
               q += 4;
           }
       }
       /* lead out track */
       *q++ = 0; /* reserved */
       *q++ = 0x16; /* ADR, control */
       *q++ = 0xaa; /* track number */
       *q++ = 0; /* reserved */
       if (msf) {
           *q++ = 0; /* reserved */
           lba_to_msf(q, nb_sectors);
           q += 3;
       } else {
           cpu_to_ube32(q, nb_sectors);
           q += 4;
       }
       len = q - buf;
       cpu_to_ube16(buf, len - 2);
       return len;
   }
   
   /* mostly same info as PearPc */
   static int cdrom_read_toc_raw(int nb_sectors, uint8_t *buf, int msf, 
                                 int session_num)
   {
       uint8_t *q;
       int len;
       
       q = buf + 2;
       *q++ = 1; /* first session */
       *q++ = 1; /* last session */
   
       *q++ = 1; /* session number */
       *q++ = 0x14; /* data track */
       *q++ = 0; /* track number */
       *q++ = 0xa0; /* lead-in */
       *q++ = 0; /* min */
       *q++ = 0; /* sec */
       *q++ = 0; /* frame */
       *q++ = 0;
       *q++ = 1; /* first track */
       *q++ = 0x00; /* disk type */
       *q++ = 0x00;
       
       *q++ = 1; /* session number */
       *q++ = 0x14; /* data track */
       *q++ = 0; /* track number */
       *q++ = 0xa1;
       *q++ = 0; /* min */
       *q++ = 0; /* sec */
       *q++ = 0; /* frame */
       *q++ = 0;
       *q++ = 1; /* last track */
       *q++ = 0x00;
       *q++ = 0x00;
       
       *q++ = 1; /* session number */
       *q++ = 0x14; /* data track */
       *q++ = 0; /* track number */
       *q++ = 0xa2; /* lead-out */
       *q++ = 0; /* min */
       *q++ = 0; /* sec */
       *q++ = 0; /* frame */
       if (msf) {
           *q++ = 0; /* reserved */
           lba_to_msf(q, nb_sectors);
           q += 3;
       } else {
           cpu_to_ube32(q, nb_sectors);
           q += 4;
       }
   
       *q++ = 1; /* session number */
       *q++ = 0x14; /* ADR, control */
       *q++ = 0;    /* track number */
       *q++ = 1;    /* point */
       *q++ = 0; /* min */
       *q++ = 0; /* sec */
       *q++ = 0; /* frame */
       if (msf) {
           *q++ = 0; 
           lba_to_msf(q, 0);
           q += 3;
       } else {
           *q++ = 0; 
           *q++ = 0; 
           *q++ = 0; 
           *q++ = 0; 
       }
   
       len = q - buf;
       cpu_to_ube16(buf, len - 2);
       return len;
   }
   
 static void handle_satn(ESPState *s)  static void handle_satn(ESPState *s)
 {  {
     uint8_t buf[32];      uint8_t buf[32];
Line 73  static void handle_satn(ESPState *s) Line 225  static void handle_satn(ESPState *s)
     int64_t nb_sectors;      int64_t nb_sectors;
     int target;      int target;
   
     dmaptr = iommu_translate(s->espdmaregs[1]);  
     dmalen = s->wregs[0] | (s->wregs[1] << 8);      dmalen = s->wregs[0] | (s->wregs[1] << 8);
     DPRINTF("Select with ATN at %8.8x len %d\n", dmaptr, dmalen);      target = s->wregs[4] & 7;
     DPRINTF("DMA Direction: %c\n", s->espdmaregs[0] & 0x100? 'w': 'r');      DPRINTF("Select with ATN len %d target %d\n", dmalen, target);
     cpu_physical_memory_read(dmaptr, buf, dmalen);      if (s->dma) {
           dmaptr = iommu_translate(s->espdmaregs[1]);
           DPRINTF("DMA Direction: %c, addr 0x%8.8x\n", s->espdmaregs[0] & 0x100? 'w': 'r', dmaptr);
           cpu_physical_memory_read(dmaptr, buf, dmalen);
       } else {
           buf[0] = 0;
           memcpy(&buf[1], s->ti_buf, dmalen);
           dmalen++;
       }
     for (i = 0; i < dmalen; i++) {      for (i = 0; i < dmalen; i++) {
         DPRINTF("Command %2.2x\n", buf[i]);          DPRINTF("Command %2.2x\n", buf[i]);
     }      }
     s->ti_dir = 0;      s->ti_dir = 0;
     s->ti_size = 0;      s->ti_size = 0;
     target = s->wregs[4] & 7;      s->ti_rptr = 0;
       s->ti_wptr = 0;
   
     if (target > 4 || !s->bd[target]) { // No such drive      if (target >= 4 || !s->bd[target]) { // No such drive
         s->rregs[4] = STAT_IN;          s->rregs[4] = STAT_IN;
         s->rregs[5] = INTR_DC;          s->rregs[5] = INTR_DC;
         s->rregs[6] = SEQ_0;          s->rregs[6] = SEQ_0;
         s->espdmaregs[0] |= 1;          s->espdmaregs[0] |= DMA_INTR;
         pic_set_irq(s->irq, 1);          pic_set_irq(s->irq, 1);
         return;          return;
     }      }
Line 110  static void handle_satn(ESPState *s) Line 270  static void handle_satn(ESPState *s)
         memcpy(&s->ti_buf[8], "QEMU   ", 8);          memcpy(&s->ti_buf[8], "QEMU   ", 8);
         s->ti_buf[2] = 1;          s->ti_buf[2] = 1;
         s->ti_buf[3] = 2;          s->ti_buf[3] = 2;
           s->ti_buf[4] = 32;
         s->ti_dir = 1;          s->ti_dir = 1;
         s->ti_size = 36;          s->ti_size = 36;
         break;          break;
Line 126  static void handle_satn(ESPState *s) Line 287  static void handle_satn(ESPState *s)
         s->ti_buf[3] = nb_sectors & 0xff;          s->ti_buf[3] = nb_sectors & 0xff;
         s->ti_buf[4] = 0;          s->ti_buf[4] = 0;
         s->ti_buf[5] = 0;          s->ti_buf[5] = 0;
         s->ti_buf[6] = 2;          if (bdrv_get_type_hint(s->bd[target]) == BDRV_TYPE_CDROM)
               s->ti_buf[6] = 8; // sector size 2048
           else
               s->ti_buf[6] = 2; // sector size 512
         s->ti_buf[7] = 0;          s->ti_buf[7] = 0;
         s->ti_dir = 1;          s->ti_dir = 1;
         s->ti_size = 8;          s->ti_size = 8;
Line 135  static void handle_satn(ESPState *s) Line 299  static void handle_satn(ESPState *s)
         {          {
             int64_t offset, len;              int64_t offset, len;
   
             offset = (buf[3] << 24) | (buf[4] << 16) | (buf[5] << 8) | buf[6];              if (bdrv_get_type_hint(s->bd[target]) == BDRV_TYPE_CDROM) {
             len = (buf[8] << 8) | buf[9];                  offset = ((buf[3] << 24) | (buf[4] << 16) | (buf[5] << 8) | buf[6]) * 4;
                   len = ((buf[8] << 8) | buf[9]) * 4;
                   s->ti_size = len * 2048;
               } else {
                   offset = (buf[3] << 24) | (buf[4] << 16) | (buf[5] << 8) | buf[6];
                   len = (buf[8] << 8) | buf[9];
                   s->ti_size = len * 512;
               }
             DPRINTF("Read (10) (offset %lld len %lld)\n", offset, len);              DPRINTF("Read (10) (offset %lld len %lld)\n", offset, len);
             bdrv_read(s->bd[target], offset, s->ti_buf, len);              bdrv_read(s->bd[target], offset, s->ti_buf, len);
               // XXX error handling
             s->ti_dir = 1;              s->ti_dir = 1;
             s->ti_size = len * 512;  
             break;              break;
         }          }
     case 0x2a:      case 0x2a:
         {          {
             int64_t offset, len;              int64_t offset, len;
   
             offset = (buf[3] << 24) | (buf[4] << 16) | (buf[5] << 8) | buf[6];              if (bdrv_get_type_hint(s->bd[target]) == BDRV_TYPE_CDROM) {
             len = (buf[8] << 8) | buf[9];                  offset = ((buf[3] << 24) | (buf[4] << 16) | (buf[5] << 8) | buf[6]) * 4;
                   len = ((buf[8] << 8) | buf[9]) * 4;
                   s->ti_size = len * 2048;
               } else {
                   offset = (buf[3] << 24) | (buf[4] << 16) | (buf[5] << 8) | buf[6];
                   len = (buf[8] << 8) | buf[9];
                   s->ti_size = len * 512;
               }
             DPRINTF("Write (10) (offset %lld len %lld)\n", offset, len);              DPRINTF("Write (10) (offset %lld len %lld)\n", offset, len);
             bdrv_write(s->bd[target], offset, s->ti_buf, len);              bdrv_write(s->bd[target], offset, s->ti_buf, len);
               // XXX error handling
             s->ti_dir = 0;              s->ti_dir = 0;
             s->ti_size = len * 512;  
             break;              break;
         }          }
       case 0x43:
           {
               int start_track, format, msf, len;
   
               msf = buf[2] & 2;
               format = buf[3] & 0xf;
               start_track = buf[7];
               bdrv_get_geometry(s->bd[target], &nb_sectors);
               DPRINTF("Read TOC (track %d format %d msf %d)\n", start_track, format, msf >> 1);
               switch(format) {
               case 0:
                   len = cdrom_read_toc(nb_sectors, buf, msf, start_track);
                   if (len < 0)
                       goto error_cmd;
                   s->ti_size = len;
                   break;
               case 1:
                   /* multi session : only a single session defined */
                   memset(buf, 0, 12);
                   buf[1] = 0x0a;
                   buf[2] = 0x01;
                   buf[3] = 0x01;
                   s->ti_size = 12;
                   break;
               case 2:
                   len = cdrom_read_toc_raw(nb_sectors, buf, msf, start_track);
                   if (len < 0)
                       goto error_cmd;
                   s->ti_size = len;
                   break;
               default:
               error_cmd:
                   DPRINTF("Read TOC error\n");
                   // XXX error handling
                   break;
               }
               s->ti_dir = 1;
               break;
           }
     default:      default:
         DPRINTF("Unknown command (%2.2x)\n", buf[1]);          DPRINTF("Unknown SCSI command (%2.2x)\n", buf[1]);
         break;          break;
     }      }
     s->rregs[4] = STAT_IN | STAT_TC | STAT_DI;      s->rregs[4] = STAT_IN | STAT_TC | STAT_DI;
     s->rregs[5] = INTR_BS | INTR_FC;      s->rregs[5] = INTR_BS | INTR_FC;
     s->rregs[6] = SEQ_CD;      s->rregs[6] = SEQ_CD;
     s->espdmaregs[0] |= 1;      s->espdmaregs[0] |= DMA_INTR;
     pic_set_irq(s->irq, 1);      pic_set_irq(s->irq, 1);
 }  }
   
Line 170  static void dma_write(ESPState *s, const Line 387  static void dma_write(ESPState *s, const
 {  {
     uint32_t dmaptr, dmalen;      uint32_t dmaptr, dmalen;
   
     dmaptr = iommu_translate(s->espdmaregs[1]);  
     dmalen = s->wregs[0] | (s->wregs[1] << 8);      dmalen = s->wregs[0] | (s->wregs[1] << 8);
     DPRINTF("DMA Direction: %c\n", s->espdmaregs[0] & 0x100? 'w': 'r');      DPRINTF("Transfer status len %d\n", dmalen);
     cpu_physical_memory_write(dmaptr, buf, len);      if (s->dma) {
     s->rregs[4] = STAT_IN | STAT_TC | STAT_ST;          dmaptr = iommu_translate(s->espdmaregs[1]);
     s->rregs[5] = INTR_BS | INTR_FC;          DPRINTF("DMA Direction: %c\n", s->espdmaregs[0] & 0x100? 'w': 'r');
     s->rregs[6] = SEQ_CD;          cpu_physical_memory_write(dmaptr, buf, len);
     s->espdmaregs[0] |= 1;          s->rregs[4] = STAT_IN | STAT_TC | STAT_ST;
           s->rregs[5] = INTR_BS | INTR_FC;
           s->rregs[6] = SEQ_CD;
       } else {
           memcpy(s->ti_buf, buf, len);
           s->ti_size = dmalen;
           s->ti_rptr = 0;
           s->ti_wptr = 0;
           s->rregs[7] = dmalen;
       }
       s->espdmaregs[0] |= DMA_INTR;
     pic_set_irq(s->irq, 1);      pic_set_irq(s->irq, 1);
   
 }  }
   
 static const uint8_t okbuf[] = {0, 0};  static const uint8_t okbuf[] = {0, 0};
   
 static void handle_ti(ESPState *s)  static void handle_ti(ESPState *s)
Line 188  static void handle_ti(ESPState *s) Line 415  static void handle_ti(ESPState *s)
     uint32_t dmaptr, dmalen;      uint32_t dmaptr, dmalen;
     unsigned int i;      unsigned int i;
   
     dmaptr = iommu_translate(s->espdmaregs[1]);  
     dmalen = s->wregs[0] | (s->wregs[1] << 8);      dmalen = s->wregs[0] | (s->wregs[1] << 8);
     DPRINTF("Transfer Information at %8.8x len %d\n", dmaptr, dmalen);      DPRINTF("Transfer Information len %d\n", dmalen);
     DPRINTF("DMA Direction: %c\n", s->espdmaregs[0] & 0x100? 'w': 'r');      if (s->dma) {
     for (i = 0; i < s->ti_size; i++) {          dmaptr = iommu_translate(s->espdmaregs[1]);
         dmaptr = iommu_translate(s->espdmaregs[1] + i);          DPRINTF("DMA Direction: %c, addr 0x%8.8x\n", s->espdmaregs[0] & 0x100? 'w': 'r', dmaptr);
         if (s->ti_dir)          for (i = 0; i < s->ti_size; i++) {
             cpu_physical_memory_write(dmaptr, &s->ti_buf[i], 1);              dmaptr = iommu_translate(s->espdmaregs[1] + i);
         else              if (s->ti_dir)
             cpu_physical_memory_read(dmaptr, &s->ti_buf[i], 1);                  cpu_physical_memory_write(dmaptr, &s->ti_buf[i], 1);
     }              else
     s->rregs[4] = STAT_IN | STAT_TC | STAT_ST;                  cpu_physical_memory_read(dmaptr, &s->ti_buf[i], 1);
     s->rregs[5] = INTR_BS;          }
     s->rregs[6] = 0;          s->rregs[4] = STAT_IN | STAT_TC | STAT_ST;
     s->espdmaregs[0] |= 1;          s->rregs[5] = INTR_BS;
           s->rregs[6] = 0;
           s->espdmaregs[0] |= DMA_INTR;
       } else {
           s->ti_size = dmalen;
           s->ti_rptr = 0;
           s->ti_wptr = 0;
           s->rregs[7] = dmalen;
       }   
     pic_set_irq(s->irq, 1);      pic_set_irq(s->irq, 1);
 }  }
   
Line 220  static uint32_t esp_mem_readb(void *opaq Line 454  static uint32_t esp_mem_readb(void *opaq
     uint32_t saddr;      uint32_t saddr;
   
     saddr = (addr & ESP_MAXREG) >> 2;      saddr = (addr & ESP_MAXREG) >> 2;
       DPRINTF("read reg[%d]: 0x%2.2x\n", saddr, s->rregs[saddr]);
     switch (saddr) {      switch (saddr) {
       case 2:
           // FIFO
           if (s->ti_size > 0) {
               s->ti_size--;
               s->rregs[saddr] = s->ti_buf[s->ti_rptr++];
               pic_set_irq(s->irq, 1);
           }
           if (s->ti_size == 0) {
               s->ti_rptr = 0;
               s->ti_wptr = 0;
           }
           break;
       case 5:
           // interrupt
           // Clear status bits except TC
           s->rregs[4] &= STAT_TC;
           pic_set_irq(s->irq, 0);
           s->espdmaregs[0] &= ~DMA_INTR;
           break;
     default:      default:
         break;          break;
     }      }
     DPRINTF("read reg[%d]: 0x%2.2x\n", saddr, s->rregs[saddr]);  
     return s->rregs[saddr];      return s->rregs[saddr];
 }  }
   
Line 236  static void esp_mem_writeb(void *opaque, Line 489  static void esp_mem_writeb(void *opaque,
     saddr = (addr & ESP_MAXREG) >> 2;      saddr = (addr & ESP_MAXREG) >> 2;
     DPRINTF("write reg[%d]: 0x%2.2x -> 0x%2.2x\n", saddr, s->wregs[saddr], val);      DPRINTF("write reg[%d]: 0x%2.2x -> 0x%2.2x\n", saddr, s->wregs[saddr], val);
     switch (saddr) {      switch (saddr) {
       case 0:
       case 1:
           s->rregs[saddr] = val;
           break;
       case 2:
           // FIFO
           s->ti_size++;
           s->ti_buf[s->ti_wptr++] = val & 0xff;
           break;
     case 3:      case 3:
           s->rregs[saddr] = val;
         // Command          // Command
           if (val & 0x80) {
               s->dma = 1;
           } else {
               s->dma = 0;
           }
         switch(val & 0x7f) {          switch(val & 0x7f) {
         case 0:          case 0:
             DPRINTF("NOP (%2.2x)\n", val);              DPRINTF("NOP (%2.2x)\n", val);
             break;              break;
         case 1:          case 1:
             DPRINTF("Flush FIFO (%2.2x)\n", val);              DPRINTF("Flush FIFO (%2.2x)\n", val);
             s->rregs[6] = 0;              //s->ti_size = 0;
             s->rregs[5] = INTR_FC;              s->rregs[5] = INTR_FC;
               s->rregs[6] = 0;
             break;              break;
         case 2:          case 2:
             DPRINTF("Chip reset (%2.2x)\n", val);              DPRINTF("Chip reset (%2.2x)\n", val);
Line 253  static void esp_mem_writeb(void *opaque, Line 522  static void esp_mem_writeb(void *opaque,
             break;              break;
         case 3:          case 3:
             DPRINTF("Bus reset (%2.2x)\n", val);              DPRINTF("Bus reset (%2.2x)\n", val);
               s->rregs[5] = INTR_RST;
               if (!(s->wregs[8] & 0x40)) {
                   s->espdmaregs[0] |= DMA_INTR;
                   pic_set_irq(s->irq, 1);
               }
             break;              break;
         case 0x10:          case 0x10:
             handle_ti(s);              handle_ti(s);
Line 278  static void esp_mem_writeb(void *opaque, Line 552  static void esp_mem_writeb(void *opaque,
             handle_satn(s);              handle_satn(s);
             break;              break;
         default:          default:
             DPRINTF("Unhandled command (%2.2x)\n", val);              DPRINTF("Unhandled ESP command (%2.2x)\n", val);
             break;              break;
         }          }
         break;          break;
     case 4 ... 7:      case 4 ... 7:
     case 9 ... 0xf:  
         break;          break;
       case 8:
           s->rregs[saddr] = val;
           break;
       case 9 ... 10:
           break;
       case 11:
           s->rregs[saddr] = val & 0x15;
           break;
       case 12 ... 15:
           s->rregs[saddr] = val;
           break;
     default:      default:
         break;          break;
     }      }
Line 309  static uint32_t espdma_mem_readl(void *o Line 593  static uint32_t espdma_mem_readl(void *o
     uint32_t saddr;      uint32_t saddr;
   
     saddr = (addr & ESPDMA_MAXADDR) >> 2;      saddr = (addr & ESPDMA_MAXADDR) >> 2;
     DPRINTF("read dmareg[%d]: 0x%2.2x\n", saddr, s->espdmaregs[saddr]);      DPRINTF("read dmareg[%d]: 0x%8.8x\n", saddr, s->espdmaregs[saddr]);
   
     return s->espdmaregs[saddr];      return s->espdmaregs[saddr];
 }  }
   
Line 319  static void espdma_mem_writel(void *opaq Line 604  static void espdma_mem_writel(void *opaq
     uint32_t saddr;      uint32_t saddr;
   
     saddr = (addr & ESPDMA_MAXADDR) >> 2;      saddr = (addr & ESPDMA_MAXADDR) >> 2;
     DPRINTF("write dmareg[%d]: 0x%2.2x -> 0x%2.2x\n", saddr, s->espdmaregs[saddr], val);      DPRINTF("write dmareg[%d]: 0x%8.8x -> 0x%8.8x\n", saddr, s->espdmaregs[saddr], val);
     switch (saddr) {      switch (saddr) {
     case 0:      case 0:
         if (!(val & 0x10))          if (!(val & DMA_INTREN))
             pic_set_irq(s->irq, 0);              pic_set_irq(s->irq, 0);
         break;          if (val & 0x80) {
               esp_reset(s);
           } else if (val & 0x40) {
               val &= ~0x40;
           } else if (val == 0)
               val = 0x40;
           val &= 0x0fffffff;
           val |= DMA_VER;
           break;
       case 1:
           s->espdmaregs[0] = DMA_LOADED;
           break;
     default:      default:
         break;          break;
     }      }
Line 353  static void esp_save(QEMUFile *f, void * Line 649  static void esp_save(QEMUFile *f, void *
     qemu_put_be32s(f, &s->irq);      qemu_put_be32s(f, &s->irq);
     for (i = 0; i < ESPDMA_REGS; i++)      for (i = 0; i < ESPDMA_REGS; i++)
         qemu_put_be32s(f, &s->espdmaregs[i]);          qemu_put_be32s(f, &s->espdmaregs[i]);
       qemu_put_be32s(f, &s->ti_size);
       qemu_put_be32s(f, &s->ti_rptr);
       qemu_put_be32s(f, &s->ti_wptr);
       qemu_put_be32s(f, &s->ti_dir);
       qemu_put_buffer(f, s->ti_buf, TI_BUFSZ);
       qemu_put_be32s(f, &s->dma);
 }  }
   
 static int esp_load(QEMUFile *f, void *opaque, int version_id)  static int esp_load(QEMUFile *f, void *opaque, int version_id)
Line 368  static int esp_load(QEMUFile *f, void *o Line 670  static int esp_load(QEMUFile *f, void *o
     qemu_get_be32s(f, &s->irq);      qemu_get_be32s(f, &s->irq);
     for (i = 0; i < ESPDMA_REGS; i++)      for (i = 0; i < ESPDMA_REGS; i++)
         qemu_get_be32s(f, &s->espdmaregs[i]);          qemu_get_be32s(f, &s->espdmaregs[i]);
       qemu_get_be32s(f, &s->ti_size);
       qemu_get_be32s(f, &s->ti_rptr);
       qemu_get_be32s(f, &s->ti_wptr);
       qemu_get_be32s(f, &s->ti_dir);
       qemu_get_buffer(f, s->ti_buf, TI_BUFSZ);
       qemu_get_be32s(f, &s->dma);
   
     return 0;      return 0;
 }  }
Removed from v.1.1.1.1  
changed lines
  Added in v.1.1.1.2

unix.superglobalmegacorp.com