Diff for /qemu/hw/pci.c between versions 1.1.1.9 and 1.1.1.10

version 1.1.1.9, 2018/04/24 17:25:08 version 1.1.1.10, 2018/04/24 17:40:11
Line 26 Line 26
 #include "monitor.h"  #include "monitor.h"
 #include "net.h"  #include "net.h"
 #include "sysemu.h"  #include "sysemu.h"
   #include "loader.h"
   
 //#define DEBUG_PCI  //#define DEBUG_PCI
 #ifdef DEBUG_PCI  #ifdef DEBUG_PCI
 # define PCI_DPRINTF(format, ...)       printf(format, __VA_ARGS__)  # define PCI_DPRINTF(format, ...)       printf(format, ## __VA_ARGS__)
 #else  #else
 # define PCI_DPRINTF(format, ...)       do { } while (0)  # define PCI_DPRINTF(format, ...)       do { } while (0)
 #endif  #endif
   
 struct PCIBus {  struct PCIBus {
     BusState qbus;      BusState qbus;
     int bus_num;  
     int devfn_min;      int devfn_min;
     pci_set_irq_fn set_irq;      pci_set_irq_fn set_irq;
     pci_map_irq_fn map_irq;      pci_map_irq_fn map_irq;
       pci_hotplug_fn hotplug;
     uint32_t config_reg; /* XXX: suppress */      uint32_t config_reg; /* XXX: suppress */
     /* low level pic */      void *irq_opaque;
     SetIRQFunc *low_set_irq;  
     qemu_irq *irq_opaque;  
     PCIDevice *devices[256];      PCIDevice *devices[256];
     PCIDevice *parent_dev;      PCIDevice *parent_dev;
     PCIBus *next;  
       QLIST_HEAD(, PCIBus) child; /* this will be replaced by qdev later */
       QLIST_ENTRY(PCIBus) sibling;/* this will be replaced by qdev later */
   
     /* The bus IRQ state is the logical OR of the connected devices.      /* The bus IRQ state is the logical OR of the connected devices.
        Keep a count of the number of devices with raised IRQs.  */         Keep a count of the number of devices with raised IRQs.  */
     int nirq;      int nirq;
Line 60  static struct BusInfo pci_bus_info = { Line 62  static struct BusInfo pci_bus_info = {
     .size       = sizeof(PCIBus),      .size       = sizeof(PCIBus),
     .print_dev  = pcibus_dev_print,      .print_dev  = pcibus_dev_print,
     .props      = (Property[]) {      .props      = (Property[]) {
         {          DEFINE_PROP_PCI_DEVFN("addr", PCIDevice, devfn, -1),
             .name   = "devfn",          DEFINE_PROP_STRING("romfile", PCIDevice, romfile),
             .info   = &qdev_prop_uint32,          DEFINE_PROP_END_OF_LIST()
             .offset = offsetof(PCIDevice, devfn),  
             .defval = (uint32_t[]) { -1 },  
         },  
         {/* end of list */}  
     }      }
 };  };
   
 static void pci_update_mappings(PCIDevice *d);  static void pci_update_mappings(PCIDevice *d);
 static void pci_set_irq(void *opaque, int irq_num, int level);  static void pci_set_irq(void *opaque, int irq_num, int level);
   static int pci_add_option_rom(PCIDevice *pdev);
   
 target_phys_addr_t pci_mem_base;  target_phys_addr_t pci_mem_base;
 static uint16_t pci_default_sub_vendor_id = PCI_SUBVENDOR_ID_REDHAT_QUMRANET;  static uint16_t pci_default_sub_vendor_id = PCI_SUBVENDOR_ID_REDHAT_QUMRANET;
 static uint16_t pci_default_sub_device_id = PCI_SUBDEVICE_ID_QEMU;  static uint16_t pci_default_sub_device_id = PCI_SUBDEVICE_ID_QEMU;
 static PCIBus *first_bus;  
   
 static void pcibus_save(QEMUFile *f, void *opaque)  struct PCIHostBus {
       int domain;
       struct PCIBus *bus;
       QLIST_ENTRY(PCIHostBus) next;
   };
   static QLIST_HEAD(, PCIHostBus) host_buses;
   
   static const VMStateDescription vmstate_pcibus = {
       .name = "PCIBUS",
       .version_id = 1,
       .minimum_version_id = 1,
       .minimum_version_id_old = 1,
       .fields      = (VMStateField []) {
           VMSTATE_INT32_EQUAL(nirq, PCIBus),
           VMSTATE_VARRAY_INT32(irq_count, PCIBus, nirq, 0, vmstate_info_int32, int32_t),
           VMSTATE_END_OF_LIST()
       }
   };
   
   static int pci_bar(PCIDevice *d, int reg)
 {  {
     PCIBus *bus = (PCIBus *)opaque;      uint8_t type;
     int i;  
       if (reg != PCI_ROM_SLOT)
           return PCI_BASE_ADDRESS_0 + reg * 4;
   
     qemu_put_be32(f, bus->nirq);      type = d->config[PCI_HEADER_TYPE] & ~PCI_HEADER_TYPE_MULTI_FUNCTION;
     for (i = 0; i < bus->nirq; i++)      return type == PCI_HEADER_TYPE_BRIDGE ? PCI_ROM_ADDRESS1 : PCI_ROM_ADDRESS;
         qemu_put_be32(f, bus->irq_count[i]);  
 }  }
   
 static int  pcibus_load(QEMUFile *f, void *opaque, int version_id)  static inline int pci_irq_state(PCIDevice *d, int irq_num)
 {  {
     PCIBus *bus = (PCIBus *)opaque;          return (d->irq_state >> irq_num) & 0x1;
     int i, nirq;  }
   
     if (version_id != 1)  static inline void pci_set_irq_state(PCIDevice *d, int irq_num, int level)
         return -EINVAL;  {
           d->irq_state &= ~(0x1 << irq_num);
           d->irq_state |= level << irq_num;
   }
   
   static void pci_change_irq_level(PCIDevice *pci_dev, int irq_num, int change)
   {
       PCIBus *bus;
       for (;;) {
           bus = pci_dev->bus;
           irq_num = bus->map_irq(pci_dev, irq_num);
           if (bus->set_irq)
               break;
           pci_dev = bus->parent_dev;
       }
       bus->irq_count[irq_num] += change;
       bus->set_irq(bus->irq_opaque, irq_num, bus->irq_count[irq_num] != 0);
   }
   
     nirq = qemu_get_be32(f);  /* Update interrupt status bit in config space on interrupt
     if (bus->nirq != nirq) {   * state change. */
         fprintf(stderr, "pcibus_load: nirq mismatch: src=%d dst=%d\n",  static void pci_update_irq_status(PCIDevice *dev)
                 nirq, bus->nirq);  {
         return -EINVAL;      if (dev->irq_state) {
           dev->config[PCI_STATUS] |= PCI_STATUS_INTERRUPT;
       } else {
           dev->config[PCI_STATUS] &= ~PCI_STATUS_INTERRUPT;
     }      }
   }
   
     for (i = 0; i < nirq; i++)  static void pci_device_reset(PCIDevice *dev)
         bus->irq_count[i] = qemu_get_be32(f);  {
       int r;
   
     return 0;      dev->irq_state = 0;
       pci_update_irq_status(dev);
       dev->config[PCI_COMMAND] &= ~(PCI_COMMAND_IO | PCI_COMMAND_MEMORY |
                                     PCI_COMMAND_MASTER);
       dev->config[PCI_CACHE_LINE_SIZE] = 0x0;
       dev->config[PCI_INTERRUPT_LINE] = 0x0;
       for (r = 0; r < PCI_NUM_REGIONS; ++r) {
           if (!dev->io_regions[r].size) {
               continue;
           }
           pci_set_long(dev->config + pci_bar(dev, r), dev->io_regions[r].type);
       }
       pci_update_mappings(dev);
 }  }
   
 static void pci_bus_reset(void *opaque)  static void pci_bus_reset(void *opaque)
 {  {
     PCIBus *bus = (PCIBus *)opaque;      PCIBus *bus = opaque;
     int i;      int i;
   
     for (i = 0; i < bus->nirq; i++) {      for (i = 0; i < bus->nirq; i++) {
         bus->irq_count[i] = 0;          bus->irq_count[i] = 0;
     }      }
     for (i = 0; i < 256; i++) {      for (i = 0; i < ARRAY_SIZE(bus->devices); ++i) {
         if (bus->devices[i])          if (bus->devices[i]) {
             memset(bus->devices[i]->irq_state, 0,              pci_device_reset(bus->devices[i]);
                    sizeof(bus->devices[i]->irq_state));          }
     }      }
 }  }
   
 PCIBus *pci_register_bus(DeviceState *parent, const char *name,  static void pci_host_bus_register(int domain, PCIBus *bus)
                          pci_set_irq_fn set_irq, pci_map_irq_fn map_irq,  {
                          qemu_irq *pic, int devfn_min, int nirq)      struct PCIHostBus *host;
       host = qemu_mallocz(sizeof(*host));
       host->domain = domain;
       host->bus = bus;
       QLIST_INSERT_HEAD(&host_buses, host, next);
   }
   
   PCIBus *pci_find_root_bus(int domain)
   {
       struct PCIHostBus *host;
   
       QLIST_FOREACH(host, &host_buses, next) {
           if (host->domain == domain) {
               return host->bus;
           }
       }
   
       return NULL;
   }
   
   void pci_bus_new_inplace(PCIBus *bus, DeviceState *parent,
                            const char *name, int devfn_min)
   {
       qbus_create_inplace(&bus->qbus, &pci_bus_info, parent, name);
       bus->devfn_min = devfn_min;
   
       /* host bridge */
       QLIST_INIT(&bus->child);
       pci_host_bus_register(0, bus); /* for now only pci domain 0 is supported */
   
       vmstate_register(-1, &vmstate_pcibus, bus);
       qemu_register_reset(pci_bus_reset, bus);
   }
   
   PCIBus *pci_bus_new(DeviceState *parent, const char *name, int devfn_min)
 {  {
     PCIBus *bus;      PCIBus *bus;
     static int nbus = 0;  
   
     bus = FROM_QBUS(PCIBus, qbus_create(&pci_bus_info, parent, name));      bus = qemu_mallocz(sizeof(*bus));
       bus->qbus.qdev_allocated = 1;
       pci_bus_new_inplace(bus, parent, name, devfn_min);
       return bus;
   }
   
   void pci_bus_irqs(PCIBus *bus, pci_set_irq_fn set_irq, pci_map_irq_fn map_irq,
                     void *irq_opaque, int nirq)
   {
     bus->set_irq = set_irq;      bus->set_irq = set_irq;
     bus->map_irq = map_irq;      bus->map_irq = map_irq;
     bus->irq_opaque = pic;      bus->irq_opaque = irq_opaque;
     bus->devfn_min = devfn_min;  
     bus->nirq = nirq;      bus->nirq = nirq;
     bus->irq_count = qemu_mallocz(nirq * sizeof(bus->irq_count[0]));      bus->irq_count = qemu_mallocz(nirq * sizeof(bus->irq_count[0]));
     bus->next = first_bus;  
     first_bus = bus;  
     register_savevm("PCIBUS", nbus++, 1, pcibus_save, pcibus_load, bus);  
     qemu_register_reset(pci_bus_reset, bus);  
     return bus;  
 }  }
   
 static PCIBus *pci_register_secondary_bus(PCIDevice *dev, pci_map_irq_fn map_irq)  void pci_bus_hotplug(PCIBus *bus, pci_hotplug_fn hotplug)
   {
       bus->qbus.allow_hotplug = 1;
       bus->hotplug = hotplug;
   }
   
   PCIBus *pci_register_bus(DeviceState *parent, const char *name,
                            pci_set_irq_fn set_irq, pci_map_irq_fn map_irq,
                            void *irq_opaque, int devfn_min, int nirq)
 {  {
     PCIBus *bus;      PCIBus *bus;
   
     bus = qemu_mallocz(sizeof(PCIBus));      bus = pci_bus_new(parent, name, devfn_min);
       pci_bus_irqs(bus, set_irq, map_irq, irq_opaque, nirq);
       return bus;
   }
   
   static void pci_register_secondary_bus(PCIBus *parent,
                                          PCIBus *bus,
                                          PCIDevice *dev,
                                          pci_map_irq_fn map_irq,
                                          const char *name)
   {
       qbus_create_inplace(&bus->qbus, &pci_bus_info, &dev->qdev, name);
     bus->map_irq = map_irq;      bus->map_irq = map_irq;
     bus->parent_dev = dev;      bus->parent_dev = dev;
     bus->next = dev->bus->next;  
     dev->bus->next = bus;      QLIST_INIT(&bus->child);
     return bus;      QLIST_INSERT_HEAD(&parent->child, bus, sibling);
   }
   
   static void pci_unregister_secondary_bus(PCIBus *bus)
   {
       assert(QLIST_EMPTY(&bus->child));
       QLIST_REMOVE(bus, sibling);
 }  }
   
 int pci_bus_num(PCIBus *s)  int pci_bus_num(PCIBus *s)
 {  {
     return s->bus_num;      if (!s->parent_dev)
           return 0;       /* pci host bridge */
       return s->parent_dev->config[PCI_SECONDARY_BUS];
 }  }
   
 void pci_device_save(PCIDevice *s, QEMUFile *f)  static int get_pci_config_device(QEMUFile *f, void *pv, size_t size)
 {  {
       PCIDevice *s = container_of(pv, PCIDevice, config);
       uint8_t *config;
     int i;      int i;
   
     qemu_put_be32(f, 2); /* PCI device version */      assert(size == pci_config_size(s));
     qemu_put_buffer(f, s->config, 256);      config = qemu_malloc(size);
     for (i = 0; i < 4; i++)  
         qemu_put_be32(f, s->irq_state[i]);      qemu_get_buffer(f, config, size);
       for (i = 0; i < size; ++i) {
           if ((config[i] ^ s->config[i]) & s->cmask[i] & ~s->wmask[i]) {
               qemu_free(config);
               return -EINVAL;
           }
       }
       memcpy(s->config, config, size);
   
       pci_update_mappings(s);
   
       qemu_free(config);
       return 0;
 }  }
   
 int pci_device_load(PCIDevice *s, QEMUFile *f)  /* just put buffer */
   static void put_pci_config_device(QEMUFile *f, void *pv, size_t size)
 {  {
     uint8_t config[PCI_CONFIG_SPACE_SIZE];      const uint8_t **v = pv;
     uint32_t version_id;      assert(size == pci_config_size(container_of(pv, PCIDevice, config)));
     int i;      qemu_put_buffer(f, *v, size);
   }
   
     version_id = qemu_get_be32(f);  static VMStateInfo vmstate_info_pci_config = {
     if (version_id > 2)      .name = "pci config",
         return -EINVAL;      .get  = get_pci_config_device,
     qemu_get_buffer(f, config, sizeof config);      .put  = put_pci_config_device,
     for (i = 0; i < sizeof config; ++i)  };
         if ((config[i] ^ s->config[i]) & s->cmask[i] & ~s->wmask[i])  
   static int get_pci_irq_state(QEMUFile *f, void *pv, size_t size)
   {
       PCIDevice *s = container_of(pv, PCIDevice, config);
       uint32_t irq_state[PCI_NUM_PINS];
       int i;
       for (i = 0; i < PCI_NUM_PINS; ++i) {
           irq_state[i] = qemu_get_be32(f);
           if (irq_state[i] != 0x1 && irq_state[i] != 0) {
               fprintf(stderr, "irq state %d: must be 0 or 1.\n",
                       irq_state[i]);
             return -EINVAL;              return -EINVAL;
     memcpy(s->config, config, sizeof config);          }
       }
   
     pci_update_mappings(s);      for (i = 0; i < PCI_NUM_PINS; ++i) {
           pci_set_irq_state(s, i, irq_state[i]);
       }
   
     if (version_id >= 2)  
         for (i = 0; i < 4; i ++)  
             s->irq_state[i] = qemu_get_be32(f);  
     return 0;      return 0;
 }  }
   
   static void put_pci_irq_state(QEMUFile *f, void *pv, size_t size)
   {
       int i;
       PCIDevice *s = container_of(pv, PCIDevice, config);
   
       for (i = 0; i < PCI_NUM_PINS; ++i) {
           qemu_put_be32(f, pci_irq_state(s, i));
       }
   }
   
   static VMStateInfo vmstate_info_pci_irq_state = {
       .name = "pci irq state",
       .get  = get_pci_irq_state,
       .put  = put_pci_irq_state,
   };
   
   const VMStateDescription vmstate_pci_device = {
       .name = "PCIDevice",
       .version_id = 2,
       .minimum_version_id = 1,
       .minimum_version_id_old = 1,
       .fields      = (VMStateField []) {
           VMSTATE_INT32_LE(version_id, PCIDevice),
           VMSTATE_BUFFER_UNSAFE_INFO(config, PCIDevice, 0,
                                      vmstate_info_pci_config,
                                      PCI_CONFIG_SPACE_SIZE),
           VMSTATE_BUFFER_UNSAFE_INFO(irq_state, PCIDevice, 2,
                                      vmstate_info_pci_irq_state,
                                      PCI_NUM_PINS * sizeof(int32_t)),
           VMSTATE_END_OF_LIST()
       }
   };
   
   const VMStateDescription vmstate_pcie_device = {
       .name = "PCIDevice",
       .version_id = 2,
       .minimum_version_id = 1,
       .minimum_version_id_old = 1,
       .fields      = (VMStateField []) {
           VMSTATE_INT32_LE(version_id, PCIDevice),
           VMSTATE_BUFFER_UNSAFE_INFO(config, PCIDevice, 0,
                                      vmstate_info_pci_config,
                                      PCIE_CONFIG_SPACE_SIZE),
           VMSTATE_BUFFER_UNSAFE_INFO(irq_state, PCIDevice, 2,
                                      vmstate_info_pci_irq_state,
                                      PCI_NUM_PINS * sizeof(int32_t)),
           VMSTATE_END_OF_LIST()
       }
   };
   
   static inline const VMStateDescription *pci_get_vmstate(PCIDevice *s)
   {
       return pci_is_express(s) ? &vmstate_pcie_device : &vmstate_pci_device;
   }
   
   void pci_device_save(PCIDevice *s, QEMUFile *f)
   {
       /* Clear interrupt status bit: it is implicit
        * in irq_state which we are saving.
        * This makes us compatible with old devices
        * which never set or clear this bit. */
       s->config[PCI_STATUS] &= ~PCI_STATUS_INTERRUPT;
       vmstate_save_state(f, pci_get_vmstate(s), s);
       /* Restore the interrupt status bit. */
       pci_update_irq_status(s);
   }
   
   int pci_device_load(PCIDevice *s, QEMUFile *f)
   {
       int ret;
       ret = vmstate_load_state(f, pci_get_vmstate(s), s, s->version_id);
       /* Restore the interrupt status bit. */
       pci_update_irq_status(s);
       return ret;
   }
   
 static int pci_set_default_subsystem_id(PCIDevice *pci_dev)  static int pci_set_default_subsystem_id(PCIDevice *pci_dev)
 {  {
     uint16_t *id;      uint16_t *id;
Line 245  static int pci_parse_devaddr(const char  Line 461  static int pci_parse_devaddr(const char 
         return -1;          return -1;
   
     /* Note: QEMU doesn't implement domains other than 0 */      /* Note: QEMU doesn't implement domains other than 0 */
     if (dom != 0 || pci_find_bus(bus) == NULL)      if (!pci_find_bus(pci_find_root_bus(dom), bus))
         return -1;          return -1;
   
     *domp = dom;      *domp = dom;
Line 268  int pci_read_devaddr(Monitor *mon, const Line 484  int pci_read_devaddr(Monitor *mon, const
     return 0;      return 0;
 }  }
   
 static PCIBus *pci_get_bus_devfn(int *devfnp, const char *devaddr)  PCIBus *pci_get_bus_devfn(int *devfnp, const char *devaddr)
 {  {
     int dom, bus;      int dom, bus;
     unsigned slot;      unsigned slot;
   
     if (!devaddr) {      if (!devaddr) {
         *devfnp = -1;          *devfnp = -1;
         return pci_find_bus(0);          return pci_find_bus(pci_find_root_bus(0), 0);
     }      }
   
     if (pci_parse_devaddr(devaddr, &dom, &bus, &slot) < 0) {      if (pci_parse_devaddr(devaddr, &dom, &bus, &slot) < 0) {
Line 283  static PCIBus *pci_get_bus_devfn(int *de Line 499  static PCIBus *pci_get_bus_devfn(int *de
     }      }
   
     *devfnp = slot << 3;      *devfnp = slot << 3;
     return pci_find_bus(bus);      return pci_find_bus(pci_find_root_bus(0), bus);
 }  }
   
 static void pci_init_cmask(PCIDevice *dev)  static void pci_init_cmask(PCIDevice *dev)
Line 300  static void pci_init_cmask(PCIDevice *de Line 516  static void pci_init_cmask(PCIDevice *de
   
 static void pci_init_wmask(PCIDevice *dev)  static void pci_init_wmask(PCIDevice *dev)
 {  {
     int i;      int config_size = pci_config_size(dev);
   
     dev->wmask[PCI_CACHE_LINE_SIZE] = 0xff;      dev->wmask[PCI_CACHE_LINE_SIZE] = 0xff;
     dev->wmask[PCI_INTERRUPT_LINE] = 0xff;      dev->wmask[PCI_INTERRUPT_LINE] = 0xff;
     dev->wmask[PCI_COMMAND] = PCI_COMMAND_IO | PCI_COMMAND_MEMORY      pci_set_word(dev->wmask + PCI_COMMAND,
                               | PCI_COMMAND_MASTER;                   PCI_COMMAND_IO | PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER);
     for (i = PCI_CONFIG_HEADER_SIZE; i < PCI_CONFIG_SPACE_SIZE; ++i)  
         dev->wmask[i] = 0xff;      memset(dev->wmask + PCI_CONFIG_HEADER_SIZE, 0xff,
              config_size - PCI_CONFIG_HEADER_SIZE);
   }
   
   static void pci_init_wmask_bridge(PCIDevice *d)
   {
       /* PCI_PRIMARY_BUS, PCI_SECONDARY_BUS, PCI_SUBORDINATE_BUS and
          PCI_SEC_LETENCY_TIMER */
       memset(d->wmask + PCI_PRIMARY_BUS, 0xff, 4);
   
       /* base and limit */
       d->wmask[PCI_IO_BASE] = PCI_IO_RANGE_MASK & 0xff;
       d->wmask[PCI_IO_LIMIT] = PCI_IO_RANGE_MASK & 0xff;
       pci_set_word(d->wmask + PCI_MEMORY_BASE,
                    PCI_MEMORY_RANGE_MASK & 0xffff);
       pci_set_word(d->wmask + PCI_MEMORY_LIMIT,
                    PCI_MEMORY_RANGE_MASK & 0xffff);
       pci_set_word(d->wmask + PCI_PREF_MEMORY_BASE,
                    PCI_PREF_RANGE_MASK & 0xffff);
       pci_set_word(d->wmask + PCI_PREF_MEMORY_LIMIT,
                    PCI_PREF_RANGE_MASK & 0xffff);
   
       /* PCI_PREF_BASE_UPPER32 and PCI_PREF_LIMIT_UPPER32 */
       memset(d->wmask + PCI_PREF_BASE_UPPER32, 0xff, 8);
   
       pci_set_word(d->wmask + PCI_BRIDGE_CONTROL, 0xffff);
   }
   
   static void pci_config_alloc(PCIDevice *pci_dev)
   {
       int config_size = pci_config_size(pci_dev);
   
       pci_dev->config = qemu_mallocz(config_size);
       pci_dev->cmask = qemu_mallocz(config_size);
       pci_dev->wmask = qemu_mallocz(config_size);
       pci_dev->used = qemu_mallocz(config_size);
   }
   
   static void pci_config_free(PCIDevice *pci_dev)
   {
       qemu_free(pci_dev->config);
       qemu_free(pci_dev->cmask);
       qemu_free(pci_dev->wmask);
       qemu_free(pci_dev->used);
 }  }
   
 /* -1 for devfn means auto assign */  /* -1 for devfn means auto assign */
 static PCIDevice *do_pci_register_device(PCIDevice *pci_dev, PCIBus *bus,  static PCIDevice *do_pci_register_device(PCIDevice *pci_dev, PCIBus *bus,
                                          const char *name, int devfn,                                           const char *name, int devfn,
                                          PCIConfigReadFunc *config_read,                                           PCIConfigReadFunc *config_read,
                                          PCIConfigWriteFunc *config_write)                                           PCIConfigWriteFunc *config_write,
                                            uint8_t header_type)
 {  {
     if (devfn < 0) {      if (devfn < 0) {
         for(devfn = bus->devfn_min ; devfn < 256; devfn += 8) {          for(devfn = bus->devfn_min ; devfn < ARRAY_SIZE(bus->devices);
               devfn += 8) {
             if (!bus->devices[devfn])              if (!bus->devices[devfn])
                 goto found;                  goto found;
         }          }
           qemu_error("PCI: no devfn available for %s, all in use\n", name);
         return NULL;          return NULL;
     found: ;      found: ;
     } else if (bus->devices[devfn]) {      } else if (bus->devices[devfn]) {
           qemu_error("PCI: devfn %d not available for %s, in use by %s\n", devfn,
                    name, bus->devices[devfn]->name);
         return NULL;          return NULL;
     }      }
     pci_dev->bus = bus;      pci_dev->bus = bus;
     pci_dev->devfn = devfn;      pci_dev->devfn = devfn;
     pstrcpy(pci_dev->name, sizeof(pci_dev->name), name);      pstrcpy(pci_dev->name, sizeof(pci_dev->name), name);
     memset(pci_dev->irq_state, 0, sizeof(pci_dev->irq_state));      pci_dev->irq_state = 0;
     pci_set_default_subsystem_id(pci_dev);      pci_config_alloc(pci_dev);
   
       header_type &= ~PCI_HEADER_TYPE_MULTI_FUNCTION;
       if (header_type == PCI_HEADER_TYPE_NORMAL) {
           pci_set_default_subsystem_id(pci_dev);
       }
     pci_init_cmask(pci_dev);      pci_init_cmask(pci_dev);
     pci_init_wmask(pci_dev);      pci_init_wmask(pci_dev);
       if (header_type == PCI_HEADER_TYPE_BRIDGE) {
           pci_init_wmask_bridge(pci_dev);
       }
   
     if (!config_read)      if (!config_read)
         config_read = pci_default_read_config;          config_read = pci_default_read_config;
Line 340  static PCIDevice *do_pci_register_device Line 613  static PCIDevice *do_pci_register_device
     pci_dev->config_read = config_read;      pci_dev->config_read = config_read;
     pci_dev->config_write = config_write;      pci_dev->config_write = config_write;
     bus->devices[devfn] = pci_dev;      bus->devices[devfn] = pci_dev;
     pci_dev->irq = qemu_allocate_irqs(pci_set_irq, pci_dev, 4);      pci_dev->irq = qemu_allocate_irqs(pci_set_irq, pci_dev, PCI_NUM_PINS);
       pci_dev->version_id = 2; /* Current pci device vmstate version */
     return pci_dev;      return pci_dev;
 }  }
   
Line 353  PCIDevice *pci_register_device(PCIBus *b Line 627  PCIDevice *pci_register_device(PCIBus *b
   
     pci_dev = qemu_mallocz(instance_size);      pci_dev = qemu_mallocz(instance_size);
     pci_dev = do_pci_register_device(pci_dev, bus, name, devfn,      pci_dev = do_pci_register_device(pci_dev, bus, name, devfn,
                                      config_read, config_write);                                       config_read, config_write,
                                        PCI_HEADER_TYPE_NORMAL);
       if (pci_dev == NULL) {
           hw_error("PCI: can't register device\n");
       }
     return pci_dev;      return pci_dev;
 }  }
 static target_phys_addr_t pci_to_cpu_addr(target_phys_addr_t addr)  static target_phys_addr_t pci_to_cpu_addr(target_phys_addr_t addr)
Line 368  static void pci_unregister_io_regions(PC Line 646  static void pci_unregister_io_regions(PC
   
     for(i = 0; i < PCI_NUM_REGIONS; i++) {      for(i = 0; i < PCI_NUM_REGIONS; i++) {
         r = &pci_dev->io_regions[i];          r = &pci_dev->io_regions[i];
         if (!r->size || r->addr == -1)          if (!r->size || r->addr == PCI_BAR_UNMAPPED)
             continue;              continue;
         if (r->type == PCI_ADDRESS_SPACE_IO) {          if (r->type == PCI_BASE_ADDRESS_SPACE_IO) {
             isa_unassign_ioport(r->addr, r->size);              isa_unassign_ioport(r->addr, r->filtered_size);
         } else {          } else {
             cpu_register_physical_memory(pci_to_cpu_addr(r->addr),              cpu_register_physical_memory(pci_to_cpu_addr(r->addr),
                                                      r->size,                                                       r->filtered_size,
                                                      IO_MEM_UNASSIGNED);                                                       IO_MEM_UNASSIGNED);
         }          }
     }      }
 }  }
   
 int pci_unregister_device(PCIDevice *pci_dev)  static int pci_unregister_device(DeviceState *dev)
 {  {
       PCIDevice *pci_dev = DO_UPCAST(PCIDevice, qdev, dev);
       PCIDeviceInfo *info = DO_UPCAST(PCIDeviceInfo, qdev, dev->info);
     int ret = 0;      int ret = 0;
   
     if (pci_dev->unregister)      if (info->exit)
         ret = pci_dev->unregister(pci_dev);          ret = info->exit(pci_dev);
     if (ret)      if (ret)
         return ret;          return ret;
   
Line 393  int pci_unregister_device(PCIDevice *pci Line 673  int pci_unregister_device(PCIDevice *pci
   
     qemu_free_irqs(pci_dev->irq);      qemu_free_irqs(pci_dev->irq);
     pci_dev->bus->devices[pci_dev->devfn] = NULL;      pci_dev->bus->devices[pci_dev->devfn] = NULL;
     qdev_free(&pci_dev->qdev);      pci_config_free(pci_dev);
     return 0;      return 0;
 }  }
   
 void pci_register_bar(PCIDevice *pci_dev, int region_num,  void pci_register_bar(PCIDevice *pci_dev, int region_num,
                             uint32_t size, int type,                              pcibus_t size, int type,
                             PCIMapIORegionFunc *map_func)                              PCIMapIORegionFunc *map_func)
 {  {
     PCIIORegion *r;      PCIIORegion *r;
     uint32_t addr;      uint32_t addr;
     uint32_t wmask;      pcibus_t wmask;
   
     if ((unsigned int)region_num >= PCI_NUM_REGIONS)      if ((unsigned int)region_num >= PCI_NUM_REGIONS)
         return;          return;
   
     if (size & (size-1)) {      if (size & (size-1)) {
         fprintf(stderr, "ERROR: PCI region size must be pow2 "          fprintf(stderr, "ERROR: PCI region size must be pow2 "
                     "type=0x%x, size=0x%x\n", type, size);                      "type=0x%x, size=0x%"FMT_PCIBUS"\n", type, size);
         exit(1);          exit(1);
     }      }
   
     r = &pci_dev->io_regions[region_num];      r = &pci_dev->io_regions[region_num];
     r->addr = -1;      r->addr = PCI_BAR_UNMAPPED;
     r->size = size;      r->size = size;
       r->filtered_size = size;
     r->type = type;      r->type = type;
     r->map_func = map_func;      r->map_func = map_func;
   
     wmask = ~(size - 1);      wmask = ~(size - 1);
       addr = pci_bar(pci_dev, region_num);
     if (region_num == PCI_ROM_SLOT) {      if (region_num == PCI_ROM_SLOT) {
         addr = 0x30;  
         /* ROM enable bit is writeable */          /* ROM enable bit is writeable */
         wmask |= 1;          wmask |= PCI_ROM_ADDRESS_ENABLE;
       }
       pci_set_long(pci_dev->config + addr, type);
       if (!(r->type & PCI_BASE_ADDRESS_SPACE_IO) &&
           r->type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
           pci_set_quad(pci_dev->wmask + addr, wmask);
           pci_set_quad(pci_dev->cmask + addr, ~0ULL);
     } else {      } else {
         addr = 0x10 + region_num * 4;          pci_set_long(pci_dev->wmask + addr, wmask & 0xffffffff);
           pci_set_long(pci_dev->cmask + addr, 0xffffffff);
     }      }
     *(uint32_t *)(pci_dev->config + addr) = cpu_to_le32(type);  
     *(uint32_t *)(pci_dev->wmask + addr) = cpu_to_le32(wmask);  
     *(uint32_t *)(pci_dev->cmask + addr) = 0xffffffff;  
 }  }
   
 static void pci_update_mappings(PCIDevice *d)  static uint32_t pci_config_get_io_base(PCIDevice *d,
                                          uint32_t base, uint32_t base_upper16)
 {  {
     PCIIORegion *r;      uint32_t val;
     int cmd, i;  
     uint32_t last_addr, new_addr, config_ofs;  
   
     cmd = le16_to_cpu(*(uint16_t *)(d->config + PCI_COMMAND));      val = ((uint32_t)d->config[base] & PCI_IO_RANGE_MASK) << 8;
     for(i = 0; i < PCI_NUM_REGIONS; i++) {      if (d->config[base] & PCI_IO_RANGE_TYPE_32) {
         r = &d->io_regions[i];          val |= (uint32_t)pci_get_word(d->config + base_upper16) << 16;
         if (i == PCI_ROM_SLOT) {      }
             config_ofs = 0x30;      return val;
   }
   
   static pcibus_t pci_config_get_memory_base(PCIDevice *d, uint32_t base)
   {
       return ((pcibus_t)pci_get_word(d->config + base) & PCI_MEMORY_RANGE_MASK)
           << 16;
   }
   
   static pcibus_t pci_config_get_pref_base(PCIDevice *d,
                                            uint32_t base, uint32_t upper)
   {
       pcibus_t tmp;
       pcibus_t val;
   
       tmp = (pcibus_t)pci_get_word(d->config + base);
       val = (tmp & PCI_PREF_RANGE_MASK) << 16;
       if (tmp & PCI_PREF_RANGE_TYPE_64) {
           val |= (pcibus_t)pci_get_long(d->config + upper) << 32;
       }
       return val;
   }
   
   static pcibus_t pci_bridge_get_base(PCIDevice *bridge, uint8_t type)
   {
       pcibus_t base;
       if (type & PCI_BASE_ADDRESS_SPACE_IO) {
           base = pci_config_get_io_base(bridge,
                                         PCI_IO_BASE, PCI_IO_BASE_UPPER16);
       } else {
           if (type & PCI_BASE_ADDRESS_MEM_PREFETCH) {
               base = pci_config_get_pref_base(
                   bridge, PCI_PREF_MEMORY_BASE, PCI_PREF_BASE_UPPER32);
         } else {          } else {
             config_ofs = 0x10 + i * 4;              base = pci_config_get_memory_base(bridge, PCI_MEMORY_BASE);
         }          }
         if (r->size != 0) {      }
             if (r->type & PCI_ADDRESS_SPACE_IO) {  
                 if (cmd & PCI_COMMAND_IO) {      return base;
                     new_addr = le32_to_cpu(*(uint32_t *)(d->config +  }
                                                          config_ofs));  
                     new_addr = new_addr & ~(r->size - 1);  static pcibus_t pci_bridge_get_limit(PCIDevice *bridge, uint8_t type)
                     last_addr = new_addr + r->size - 1;  {
                     /* NOTE: we have only 64K ioports on PC */      pcibus_t limit;
                     if (last_addr <= new_addr || new_addr == 0 ||      if (type & PCI_BASE_ADDRESS_SPACE_IO) {
                         last_addr >= 0x10000) {          limit = pci_config_get_io_base(bridge,
                         new_addr = -1;                                        PCI_IO_LIMIT, PCI_IO_LIMIT_UPPER16);
                     }          limit |= 0xfff;         /* PCI bridge spec 3.2.5.6. */
                 } else {      } else {
                     new_addr = -1;          if (type & PCI_BASE_ADDRESS_MEM_PREFETCH) {
                 }              limit = pci_config_get_pref_base(
             } else {                  bridge, PCI_PREF_MEMORY_LIMIT, PCI_PREF_LIMIT_UPPER32);
                 if (cmd & PCI_COMMAND_MEMORY) {          } else {
                     new_addr = le32_to_cpu(*(uint32_t *)(d->config +              limit = pci_config_get_memory_base(bridge, PCI_MEMORY_LIMIT);
                                                          config_ofs));          }
                     /* the ROM slot has a specific enable bit */          limit |= 0xfffff;       /* PCI bridge spec 3.2.5.{1, 8}. */
                     if (i == PCI_ROM_SLOT && !(new_addr & 1))      }
                         goto no_mem_map;      return limit;
                     new_addr = new_addr & ~(r->size - 1);  }
                     last_addr = new_addr + r->size - 1;  
                     /* NOTE: we do not support wrapping */  static void pci_bridge_filter(PCIDevice *d, pcibus_t *addr, pcibus_t *size,
                     /* XXX: as we cannot support really dynamic                                uint8_t type)
                        mappings, we handle specific values as invalid  {
                        mappings. */      pcibus_t base = *addr;
                     if (last_addr <= new_addr || new_addr == 0 ||      pcibus_t limit = *addr + *size - 1;
                         last_addr == -1) {      PCIDevice *br;
                         new_addr = -1;  
                     }      for (br = d->bus->parent_dev; br; br = br->bus->parent_dev) {
                 } else {          uint16_t cmd = pci_get_word(d->config + PCI_COMMAND);
                 no_mem_map:  
                     new_addr = -1;          if (type & PCI_BASE_ADDRESS_SPACE_IO) {
                 }              if (!(cmd & PCI_COMMAND_IO)) {
                   goto no_map;
             }              }
             /* now do the real mapping */          } else {
             if (new_addr != r->addr) {              if (!(cmd & PCI_COMMAND_MEMORY)) {
                 if (r->addr != -1) {                  goto no_map;
                     if (r->type & PCI_ADDRESS_SPACE_IO) {  
                         int class;  
                         /* NOTE: specific hack for IDE in PC case:  
                            only one byte must be mapped. */  
                         class = d->config[0x0a] | (d->config[0x0b] << 8);  
                         if (class == 0x0101 && r->size == 4) {  
                             isa_unassign_ioport(r->addr + 2, 1);  
                         } else {  
                             isa_unassign_ioport(r->addr, r->size);  
                         }  
                     } else {  
                         cpu_register_physical_memory(pci_to_cpu_addr(r->addr),  
                                                      r->size,  
                                                      IO_MEM_UNASSIGNED);  
                         qemu_unregister_coalesced_mmio(r->addr, r->size);  
                     }  
                 }  
                 r->addr = new_addr;  
                 if (r->addr != -1) {  
                     r->map_func(d, i, r->addr, r->size, r->type);  
                 }  
             }              }
         }          }
   
           base = MAX(base, pci_bridge_get_base(br, type));
           limit = MIN(limit, pci_bridge_get_limit(br, type));
     }      }
   
       if (base > limit) {
           goto no_map;
       }
       *addr = base;
       *size = limit - base + 1;
       return;
   no_map:
       *addr = PCI_BAR_UNMAPPED;
       *size = 0;
 }  }
   
 uint32_t pci_default_read_config(PCIDevice *d,  static pcibus_t pci_bar_address(PCIDevice *d,
                                  uint32_t address, int len)                                  int reg, uint8_t type, pcibus_t size)
 {  {
     uint32_t val;      pcibus_t new_addr, last_addr;
       int bar = pci_bar(d, reg);
       uint16_t cmd = pci_get_word(d->config + PCI_COMMAND);
   
     switch(len) {      if (type & PCI_BASE_ADDRESS_SPACE_IO) {
     default:          if (!(cmd & PCI_COMMAND_IO)) {
     case 4:              return PCI_BAR_UNMAPPED;
         if (address <= 0xfc) {          }
             val = le32_to_cpu(*(uint32_t *)(d->config + address));          new_addr = pci_get_long(d->config + bar) & ~(size - 1);
             break;          last_addr = new_addr + size - 1;
         }          /* NOTE: we have only 64K ioports on PC */
         /* fall through */          if (last_addr <= new_addr || new_addr == 0 || last_addr > UINT16_MAX) {
     case 2:              return PCI_BAR_UNMAPPED;
         if (address <= 0xfe) {          }
             val = le16_to_cpu(*(uint16_t *)(d->config + address));          return new_addr;
             break;  
         }  
         /* fall through */  
     case 1:  
         val = d->config[address];  
         break;  
     }      }
     return val;  
       if (!(cmd & PCI_COMMAND_MEMORY)) {
           return PCI_BAR_UNMAPPED;
       }
       if (type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
           new_addr = pci_get_quad(d->config + bar);
       } else {
           new_addr = pci_get_long(d->config + bar);
       }
       /* the ROM slot has a specific enable bit */
       if (reg == PCI_ROM_SLOT && !(new_addr & PCI_ROM_ADDRESS_ENABLE)) {
           return PCI_BAR_UNMAPPED;
       }
       new_addr &= ~(size - 1);
       last_addr = new_addr + size - 1;
       /* NOTE: we do not support wrapping */
       /* XXX: as we cannot support really dynamic
          mappings, we handle specific values as invalid
          mappings. */
       if (last_addr <= new_addr || new_addr == 0 ||
           last_addr == PCI_BAR_UNMAPPED) {
           return PCI_BAR_UNMAPPED;
       }
   
       /* Now pcibus_t is 64bit.
        * Check if 32 bit BAR wraps around explicitly.
        * Without this, PC ide doesn't work well.
        * TODO: remove this work around.
        */
       if  (!(type & PCI_BASE_ADDRESS_MEM_TYPE_64) && last_addr >= UINT32_MAX) {
           return PCI_BAR_UNMAPPED;
       }
   
       /*
        * OS is allowed to set BAR beyond its addressable
        * bits. For example, 32 bit OS can set 64bit bar
        * to >4G. Check it. TODO: we might need to support
        * it in the future for e.g. PAE.
        */
       if (last_addr >= TARGET_PHYS_ADDR_MAX) {
           return PCI_BAR_UNMAPPED;
       }
   
       return new_addr;
 }  }
   
 void pci_default_write_config(PCIDevice *d, uint32_t addr, uint32_t val, int l)  static void pci_update_mappings(PCIDevice *d)
 {  {
     uint8_t orig[PCI_CONFIG_SPACE_SIZE];      PCIIORegion *r;
     int i;      int i;
       pcibus_t new_addr, filtered_size;
   
     /* not efficient, but simple */      for(i = 0; i < PCI_NUM_REGIONS; i++) {
     memcpy(orig, d->config, PCI_CONFIG_SPACE_SIZE);          r = &d->io_regions[i];
     for(i = 0; i < l && addr < PCI_CONFIG_SPACE_SIZE; val >>= 8, ++i, ++addr) {  
         uint8_t wmask = d->wmask[addr];          /* this region isn't registered */
         d->config[addr] = (d->config[addr] & ~wmask) | (val & wmask);          if (!r->size)
     }              continue;
     if (memcmp(orig + PCI_BASE_ADDRESS_0, d->config + PCI_BASE_ADDRESS_0, 24)  
         || ((orig[PCI_COMMAND] ^ d->config[PCI_COMMAND])          new_addr = pci_bar_address(d, i, r->type, r->size);
             & (PCI_COMMAND_MEMORY | PCI_COMMAND_IO)))  
         pci_update_mappings(d);          /* bridge filtering */
           filtered_size = r->size;
           if (new_addr != PCI_BAR_UNMAPPED) {
               pci_bridge_filter(d, &new_addr, &filtered_size, r->type);
           }
   
           /* This bar isn't changed */
           if (new_addr == r->addr && filtered_size == r->filtered_size)
               continue;
   
           /* now do the real mapping */
           if (r->addr != PCI_BAR_UNMAPPED) {
               if (r->type & PCI_BASE_ADDRESS_SPACE_IO) {
                   int class;
                   /* NOTE: specific hack for IDE in PC case:
                      only one byte must be mapped. */
                   class = pci_get_word(d->config + PCI_CLASS_DEVICE);
                   if (class == 0x0101 && r->size == 4) {
                       isa_unassign_ioport(r->addr + 2, 1);
                   } else {
                       isa_unassign_ioport(r->addr, r->filtered_size);
                   }
               } else {
                   cpu_register_physical_memory(pci_to_cpu_addr(r->addr),
                                                r->filtered_size,
                                                IO_MEM_UNASSIGNED);
                   qemu_unregister_coalesced_mmio(r->addr, r->filtered_size);
               }
           }
           r->addr = new_addr;
           r->filtered_size = filtered_size;
           if (r->addr != PCI_BAR_UNMAPPED) {
               /*
                * TODO: currently almost all the map funcions assumes
                * filtered_size == size and addr & ~(size - 1) == addr.
                * However with bridge filtering, they aren't always true.
                * Teach them such cases, such that filtered_size < size and
                * addr & (size - 1) != 0.
                */
               r->map_func(d, i, r->addr, r->filtered_size, r->type);
           }
       }
 }  }
   
 void pci_data_write(void *opaque, uint32_t addr, uint32_t val, int len)  uint32_t pci_default_read_config(PCIDevice *d,
                                    uint32_t address, int len)
 {  {
     PCIBus *s = opaque;      uint32_t val = 0;
     PCIDevice *pci_dev;      assert(len == 1 || len == 2 || len == 4);
     int config_addr, bus_num;      len = MIN(len, pci_config_size(d) - address);
       memcpy(&val, d->config + address, len);
 #if 0      return le32_to_cpu(val);
     PCI_DPRINTF("pci_data_write: addr=%08x val=%08x len=%d\n",  
                 addr, val, len);  
 #endif  
     bus_num = (addr >> 16) & 0xff;  
     while (s && s->bus_num != bus_num)  
         s = s->next;  
     if (!s)  
         return;  
     pci_dev = s->devices[(addr >> 8) & 0xff];  
     if (!pci_dev)  
         return;  
     config_addr = addr & 0xff;  
     PCI_DPRINTF("pci_config_write: %s: addr=%02x val=%08x len=%d\n",  
                 pci_dev->name, config_addr, val, len);  
     pci_dev->config_write(pci_dev, config_addr, val, len);  
 }  }
   
 uint32_t pci_data_read(void *opaque, uint32_t addr, int len)  void pci_default_write_config(PCIDevice *d, uint32_t addr, uint32_t val, int l)
 {  {
     PCIBus *s = opaque;      int i;
     PCIDevice *pci_dev;      uint32_t config_size = pci_config_size(d);
     int config_addr, bus_num;  
     uint32_t val;  
   
     bus_num = (addr >> 16) & 0xff;      for (i = 0; i < l && addr + i < config_size; val >>= 8, ++i) {
     while (s && s->bus_num != bus_num)          uint8_t wmask = d->wmask[addr + i];
         s= s->next;          d->config[addr + i] = (d->config[addr + i] & ~wmask) | (val & wmask);
     if (!s)      }
         goto fail;      if (ranges_overlap(addr, l, PCI_BASE_ADDRESS_0, 24) ||
     pci_dev = s->devices[(addr >> 8) & 0xff];          ranges_overlap(addr, l, PCI_ROM_ADDRESS, 4) ||
     if (!pci_dev) {          ranges_overlap(addr, l, PCI_ROM_ADDRESS1, 4) ||
     fail:          range_covers_byte(addr, l, PCI_COMMAND))
         switch(len) {          pci_update_mappings(d);
         case 1:  
             val = 0xff;  
             break;  
         case 2:  
             val = 0xffff;  
             break;  
         default:  
         case 4:  
             val = 0xffffffff;  
             break;  
         }  
         goto the_end;  
     }  
     config_addr = addr & 0xff;  
     val = pci_dev->config_read(pci_dev, config_addr, len);  
     PCI_DPRINTF("pci_config_read: %s: addr=%02x val=%08x len=%d\n",  
                 pci_dev->name, config_addr, val, len);  
  the_end:  
 #if 0  
     PCI_DPRINTF("pci_data_read: addr=%08x val=%08x len=%d\n",  
                 addr, val, len);  
 #endif  
     return val;  
 }  }
   
 /***********************************************************/  /***********************************************************/
Line 627  uint32_t pci_data_read(void *opaque, uin Line 978  uint32_t pci_data_read(void *opaque, uin
 /* 0 <= irq_num <= 3. level must be 0 or 1 */  /* 0 <= irq_num <= 3. level must be 0 or 1 */
 static void pci_set_irq(void *opaque, int irq_num, int level)  static void pci_set_irq(void *opaque, int irq_num, int level)
 {  {
     PCIDevice *pci_dev = (PCIDevice *)opaque;      PCIDevice *pci_dev = opaque;
     PCIBus *bus;  
     int change;      int change;
   
     change = level - pci_dev->irq_state[irq_num];      change = level - pci_irq_state(pci_dev, irq_num);
     if (!change)      if (!change)
         return;          return;
   
     pci_dev->irq_state[irq_num] = level;      pci_set_irq_state(pci_dev, irq_num, level);
     for (;;) {      pci_update_irq_status(pci_dev);
         bus = pci_dev->bus;      pci_change_irq_level(pci_dev, irq_num, change);
         irq_num = bus->map_irq(pci_dev, irq_num);  
         if (bus->set_irq)  
             break;  
         pci_dev = bus->parent_dev;  
     }  
     bus->irq_count[irq_num] += change;  
     bus->set_irq(bus->irq_opaque, irq_num, bus->irq_count[irq_num] != 0);  
 }  }
   
 /***********************************************************/  /***********************************************************/
Line 695  static const pci_class_desc pci_class_de Line 1038  static const pci_class_desc pci_class_de
     { 0, NULL}      { 0, NULL}
 };  };
   
 static void pci_info_device(PCIDevice *d)  static void pci_info_device(PCIBus *bus, PCIDevice *d)
 {  {
     Monitor *mon = cur_mon;      Monitor *mon = cur_mon;
     int i, class;      int i, class;
Line 703  static void pci_info_device(PCIDevice *d Line 1046  static void pci_info_device(PCIDevice *d
     const pci_class_desc *desc;      const pci_class_desc *desc;
   
     monitor_printf(mon, "  Bus %2d, device %3d, function %d:\n",      monitor_printf(mon, "  Bus %2d, device %3d, function %d:\n",
                    d->bus->bus_num, d->devfn >> 3, d->devfn & 7);                     pci_bus_num(d->bus),
     class = le16_to_cpu(*((uint16_t *)(d->config + PCI_CLASS_DEVICE)));                     PCI_SLOT(d->devfn), PCI_FUNC(d->devfn));
       class = pci_get_word(d->config + PCI_CLASS_DEVICE);
     monitor_printf(mon, "    ");      monitor_printf(mon, "    ");
     desc = pci_class_descriptions;      desc = pci_class_descriptions;
     while (desc->desc && class != desc->class)      while (desc->desc && class != desc->class)
Line 715  static void pci_info_device(PCIDevice *d Line 1059  static void pci_info_device(PCIDevice *d
         monitor_printf(mon, "Class %04x", class);          monitor_printf(mon, "Class %04x", class);
     }      }
     monitor_printf(mon, ": PCI device %04x:%04x\n",      monitor_printf(mon, ": PCI device %04x:%04x\n",
            le16_to_cpu(*((uint16_t *)(d->config + PCI_VENDOR_ID))),             pci_get_word(d->config + PCI_VENDOR_ID),
            le16_to_cpu(*((uint16_t *)(d->config + PCI_DEVICE_ID))));             pci_get_word(d->config + PCI_DEVICE_ID));
   
     if (d->config[PCI_INTERRUPT_PIN] != 0) {      if (d->config[PCI_INTERRUPT_PIN] != 0) {
         monitor_printf(mon, "      IRQ %d.\n",          monitor_printf(mon, "      IRQ %d.\n",
                        d->config[PCI_INTERRUPT_LINE]);                         d->config[PCI_INTERRUPT_LINE]);
     }      }
     if (class == 0x0604) {      if (class == 0x0604) {
           uint64_t base;
           uint64_t limit;
   
         monitor_printf(mon, "      BUS %d.\n", d->config[0x19]);          monitor_printf(mon, "      BUS %d.\n", d->config[0x19]);
           monitor_printf(mon, "      secondary bus %d.\n",
                          d->config[PCI_SECONDARY_BUS]);
           monitor_printf(mon, "      subordinate bus %d.\n",
                          d->config[PCI_SUBORDINATE_BUS]);
   
           base = pci_bridge_get_base(d, PCI_BASE_ADDRESS_SPACE_IO);
           limit = pci_bridge_get_limit(d, PCI_BASE_ADDRESS_SPACE_IO);
           monitor_printf(mon, "      IO range [0x%04"PRIx64", 0x%04"PRIx64"]\n",
                          base, limit);
   
           base = pci_bridge_get_base(d, PCI_BASE_ADDRESS_SPACE_MEMORY);
           limit= pci_bridge_get_limit(d, PCI_BASE_ADDRESS_SPACE_MEMORY);
           monitor_printf(mon,
                          "      memory range [0x%08"PRIx64", 0x%08"PRIx64"]\n",
                          base, limit);
   
           base = pci_bridge_get_base(d, PCI_BASE_ADDRESS_SPACE_MEMORY |
                                      PCI_BASE_ADDRESS_MEM_PREFETCH);
           limit = pci_bridge_get_limit(d, PCI_BASE_ADDRESS_SPACE_MEMORY |
                                        PCI_BASE_ADDRESS_MEM_PREFETCH);
           monitor_printf(mon, "      prefetchable memory range "
                          "[0x%08"PRIx64", 0x%08"PRIx64"]\n", base, limit);
     }      }
     for(i = 0;i < PCI_NUM_REGIONS; i++) {      for(i = 0;i < PCI_NUM_REGIONS; i++) {
         r = &d->io_regions[i];          r = &d->io_regions[i];
         if (r->size != 0) {          if (r->size != 0) {
             monitor_printf(mon, "      BAR%d: ", i);              monitor_printf(mon, "      BAR%d: ", i);
             if (r->type & PCI_ADDRESS_SPACE_IO) {              if (r->type & PCI_BASE_ADDRESS_SPACE_IO) {
                 monitor_printf(mon, "I/O at 0x%04x [0x%04x].\n",                  monitor_printf(mon, "I/O at 0x%04"FMT_PCIBUS
                                  " [0x%04"FMT_PCIBUS"].\n",
                                r->addr, r->addr + r->size - 1);                                 r->addr, r->addr + r->size - 1);
             } else {              } else {
                 monitor_printf(mon, "32 bit memory at 0x%08x [0x%08x].\n",                  const char *type = r->type & PCI_BASE_ADDRESS_MEM_TYPE_64 ?
                       "64 bit" : "32 bit";
                   const char *prefetch =
                       r->type & PCI_BASE_ADDRESS_MEM_PREFETCH ?
                       " prefetchable" : "";
   
                   monitor_printf(mon, "%s%s memory at 0x%08"FMT_PCIBUS
                                  " [0x%08"FMT_PCIBUS"].\n",
                                  type, prefetch,
                                r->addr, r->addr + r->size - 1);                                 r->addr, r->addr + r->size - 1);
             }              }
         }          }
     }      }
     monitor_printf(mon, "      id \"%s\"\n", d->qdev.id ? d->qdev.id : "");      monitor_printf(mon, "      id \"%s\"\n", d->qdev.id ? d->qdev.id : "");
     if (class == 0x0604 && d->config[0x19] != 0) {      if (class == 0x0604 && d->config[0x19] != 0) {
         pci_for_each_device(d->config[0x19], pci_info_device);          pci_for_each_device(bus, d->config[0x19], pci_info_device);
     }      }
 }  }
   
 void pci_for_each_device(int bus_num, void (*fn)(PCIDevice *d))  static void pci_for_each_device_under_bus(PCIBus *bus,
                                             void (*fn)(PCIBus *b, PCIDevice *d))
 {  {
     PCIBus *bus = first_bus;  
     PCIDevice *d;      PCIDevice *d;
     int devfn;      int devfn;
   
     while (bus && bus->bus_num != bus_num)      for(devfn = 0; devfn < ARRAY_SIZE(bus->devices); devfn++) {
         bus = bus->next;          d = bus->devices[devfn];
     if (bus) {          if (d)
         for(devfn = 0; devfn < 256; devfn++) {              fn(bus, d);
             d = bus->devices[devfn];  
             if (d)  
                 fn(d);  
         }  
     }      }
 }  }
   
 void pci_info(Monitor *mon)  void pci_for_each_device(PCIBus *bus, int bus_num,
                            void (*fn)(PCIBus *b, PCIDevice *d))
 {  {
     pci_for_each_device(0, pci_info_device);      bus = pci_find_bus(bus, bus_num);
   
       if (bus) {
           pci_for_each_device_under_bus(bus, fn);
       }
 }  }
   
 PCIDevice *pci_create(const char *name, const char *devaddr)  void pci_info(Monitor *mon)
 {  {
     PCIBus *bus;      struct PCIHostBus *host;
     int devfn;      QLIST_FOREACH(host, &host_buses, next) {
     DeviceState *dev;          pci_for_each_device(host->bus, 0, pci_info_device);
   
     bus = pci_get_bus_devfn(&devfn, devaddr);  
     if (!bus) {  
         fprintf(stderr, "Invalid PCI device address %s for device %s\n",  
                 devaddr, name);  
         exit(1);  
     }      }
   
     dev = qdev_create(&bus->qbus, name);  
     qdev_prop_set_uint32(dev, "devfn", devfn);  
     return (PCIDevice *)dev;  
 }  }
   
 static const char * const pci_nic_models[] = {  static const char * const pci_nic_models[] = {
Line 809  static const char * const pci_nic_names[ Line 1178  static const char * const pci_nic_names[
 };  };
   
 /* Initialize a PCI NIC.  */  /* Initialize a PCI NIC.  */
   /* FIXME callers should check for failure, but don't */
 PCIDevice *pci_nic_init(NICInfo *nd, const char *default_model,  PCIDevice *pci_nic_init(NICInfo *nd, const char *default_model,
                         const char *default_devaddr)                          const char *default_devaddr)
 {  {
     const char *devaddr = nd->devaddr ? nd->devaddr : default_devaddr;      const char *devaddr = nd->devaddr ? nd->devaddr : default_devaddr;
       PCIBus *bus;
       int devfn;
     PCIDevice *pci_dev;      PCIDevice *pci_dev;
     DeviceState *dev;      DeviceState *dev;
     int i;      int i;
   
     qemu_check_nic_model_list(nd, pci_nic_models, default_model);      i = qemu_find_nic_model(nd, pci_nic_models, default_model);
       if (i < 0)
           return NULL;
   
     for (i = 0; pci_nic_models[i]; i++) {      bus = pci_get_bus_devfn(&devfn, devaddr);
         if (strcmp(nd->model, pci_nic_models[i]) == 0) {      if (!bus) {
             pci_dev = pci_create(pci_nic_names[i], devaddr);          qemu_error("Invalid PCI device address %s for device %s\n",
             dev = &pci_dev->qdev;                     devaddr, pci_nic_names[i]);
             if (nd->id)          return NULL;
                 dev->id = qemu_strdup(nd->id);  
             dev->nd = nd;  
             qdev_init(dev);  
             nd->private = dev;  
             return pci_dev;  
         }  
     }      }
   
     return NULL;      pci_dev = pci_create(bus, devfn, pci_nic_names[i]);
       dev = &pci_dev->qdev;
       if (nd->name)
           dev->id = qemu_strdup(nd->name);
       qdev_set_nic_properties(dev, nd);
       if (qdev_init(dev) < 0)
           return NULL;
       return pci_dev;
   }
   
   PCIDevice *pci_nic_init_nofail(NICInfo *nd, const char *default_model,
                                  const char *default_devaddr)
   {
       PCIDevice *res;
   
       if (qemu_show_nic_models(nd->model, pci_nic_models))
           exit(0);
   
       res = pci_nic_init(nd, default_model, default_devaddr);
       if (!res)
           exit(1);
       return res;
 }  }
   
 typedef struct {  typedef struct {
     PCIDevice dev;      PCIDevice dev;
     PCIBus *bus;      PCIBus bus;
       uint32_t vid;
       uint32_t did;
 } PCIBridge;  } PCIBridge;
   
   
   static void pci_bridge_update_mappings_fn(PCIBus *b, PCIDevice *d)
   {
       pci_update_mappings(d);
   }
   
   static void pci_bridge_update_mappings(PCIBus *b)
   {
       PCIBus *child;
   
       pci_for_each_device_under_bus(b, pci_bridge_update_mappings_fn);
   
       QLIST_FOREACH(child, &b->child, sibling) {
           pci_bridge_update_mappings(child);
       }
   }
   
 static void pci_bridge_write_config(PCIDevice *d,  static void pci_bridge_write_config(PCIDevice *d,
                              uint32_t address, uint32_t val, int len)                               uint32_t address, uint32_t val, int len)
 {  {
     PCIBridge *s = (PCIBridge *)d;  
   
     pci_default_write_config(d, address, val, len);      pci_default_write_config(d, address, val, len);
     s->bus->bus_num = d->config[PCI_SECONDARY_BUS];  
       if (/* io base/limit */
           ranges_overlap(address, len, PCI_IO_BASE, 2) ||
   
           /* memory base/limit, prefetchable base/limit and
              io base/limit upper 16 */
           ranges_overlap(address, len, PCI_MEMORY_BASE, 20)) {
           pci_bridge_update_mappings(d->bus);
       }
 }  }
   
 PCIBus *pci_find_bus(int bus_num)  PCIBus *pci_find_bus(PCIBus *bus, int bus_num)
 {  {
     PCIBus *bus = first_bus;      PCIBus *sec;
   
       if (!bus)
           return NULL;
   
     while (bus && bus->bus_num != bus_num)      if (pci_bus_num(bus) == bus_num) {
         bus = bus->next;          return bus;
       }
   
     return bus;      /* try child bus */
       QLIST_FOREACH(sec, &bus->child, sibling) {
   
           if (!bus->parent_dev /* pci host bridge */
               || (pci_bus_num(sec) <= bus_num &&
                   bus->parent_dev->config[PCI_SUBORDINATE_BUS])) {
               return pci_find_bus(sec, bus_num);
           }
       }
   
       return NULL;
 }  }
   
 PCIDevice *pci_find_device(int bus_num, int slot, int function)  PCIDevice *pci_find_device(PCIBus *bus, int bus_num, int slot, int function)
 {  {
     PCIBus *bus = pci_find_bus(bus_num);      bus = pci_find_bus(bus, bus_num);
   
     if (!bus)      if (!bus)
         return NULL;          return NULL;
Line 869  PCIDevice *pci_find_device(int bus_num,  Line 1297  PCIDevice *pci_find_device(int bus_num, 
     return bus->devices[PCI_DEVFN(slot, function)];      return bus->devices[PCI_DEVFN(slot, function)];
 }  }
   
   static int pci_bridge_initfn(PCIDevice *dev)
   {
       PCIBridge *s = DO_UPCAST(PCIBridge, dev, dev);
   
       pci_config_set_vendor_id(s->dev.config, s->vid);
       pci_config_set_device_id(s->dev.config, s->did);
   
       pci_set_word(dev->config + PCI_STATUS,
                    PCI_STATUS_66MHZ | PCI_STATUS_FAST_BACK);
       pci_config_set_class(dev->config, PCI_CLASS_BRIDGE_PCI);
       dev->config[PCI_HEADER_TYPE] = PCI_HEADER_TYPE_BRIDGE;
       pci_set_word(dev->config + PCI_SEC_STATUS,
                    PCI_STATUS_66MHZ | PCI_STATUS_FAST_BACK);
       return 0;
   }
   
   static int pci_bridge_exitfn(PCIDevice *pci_dev)
   {
       PCIBridge *s = DO_UPCAST(PCIBridge, dev, pci_dev);
       PCIBus *bus = &s->bus;
       pci_unregister_secondary_bus(bus);
       return 0;
   }
   
 PCIBus *pci_bridge_init(PCIBus *bus, int devfn, uint16_t vid, uint16_t did,  PCIBus *pci_bridge_init(PCIBus *bus, int devfn, uint16_t vid, uint16_t did,
                         pci_map_irq_fn map_irq, const char *name)                          pci_map_irq_fn map_irq, const char *name)
 {  {
       PCIDevice *dev;
     PCIBridge *s;      PCIBridge *s;
     s = (PCIBridge *)pci_register_device(bus, name, sizeof(PCIBridge),  
                                          devfn, NULL, pci_bridge_write_config);  
   
     pci_config_set_vendor_id(s->dev.config, vid);      dev = pci_create(bus, devfn, "pci-bridge");
     pci_config_set_device_id(s->dev.config, did);      qdev_prop_set_uint32(&dev->qdev, "vendorid", vid);
       qdev_prop_set_uint32(&dev->qdev, "deviceid", did);
       qdev_init_nofail(&dev->qdev);
   
     s->dev.config[0x04] = 0x06; // command = bus master, pci mem      s = DO_UPCAST(PCIBridge, dev, dev);
     s->dev.config[0x05] = 0x00;      pci_register_secondary_bus(bus, &s->bus, &s->dev, map_irq, name);
     s->dev.config[0x06] = 0xa0; // status = fast back-to-back, 66MHz, no error      return &s->bus;
     s->dev.config[0x07] = 0x00; // status = fast devsel  }
     s->dev.config[0x08] = 0x00; // revision  
     s->dev.config[0x09] = 0x00; // programming i/f  
     pci_config_set_class(s->dev.config, PCI_CLASS_BRIDGE_PCI);  
     s->dev.config[0x0D] = 0x10; // latency_timer  
     s->dev.config[PCI_HEADER_TYPE] =  
         PCI_HEADER_TYPE_MULTI_FUNCTION | PCI_HEADER_TYPE_BRIDGE; // header_type  
     s->dev.config[0x1E] = 0xa0; // secondary status  
   
     s->bus = pci_register_secondary_bus(&s->dev, map_irq);  PCIDevice *pci_bridge_get_device(PCIBus *bus)
     return s->bus;  {
       return bus->parent_dev;
 }  }
   
 static void pci_qdev_init(DeviceState *qdev, DeviceInfo *base)  static int pci_qdev_init(DeviceState *qdev, DeviceInfo *base)
 {  {
     PCIDevice *pci_dev = (PCIDevice *)qdev;      PCIDevice *pci_dev = (PCIDevice *)qdev;
     PCIDeviceInfo *info = container_of(base, PCIDeviceInfo, qdev);      PCIDeviceInfo *info = container_of(base, PCIDeviceInfo, qdev);
     PCIBus *bus;      PCIBus *bus;
     int devfn;      int devfn, rc;
   
       /* initialize cap_present for pci_is_express() and pci_config_size() */
       if (info->is_express) {
           pci_dev->cap_present |= QEMU_PCI_CAP_EXPRESS;
       }
   
     bus = FROM_QBUS(PCIBus, qdev_get_parent_bus(qdev));      bus = FROM_QBUS(PCIBus, qdev_get_parent_bus(qdev));
     devfn = pci_dev->devfn;      devfn = pci_dev->devfn;
     pci_dev = do_pci_register_device(pci_dev, bus, base->name, devfn,      pci_dev = do_pci_register_device(pci_dev, bus, base->name, devfn,
                                      info->config_read, info->config_write);                                       info->config_read, info->config_write,
     assert(pci_dev);                                       info->header_type);
     info->init(pci_dev);      if (pci_dev == NULL)
           return -1;
       rc = info->init(pci_dev);
       if (rc != 0)
           return rc;
   
       /* rom loading */
       if (pci_dev->romfile == NULL && info->romfile != NULL)
           pci_dev->romfile = qemu_strdup(info->romfile);
       pci_add_option_rom(pci_dev);
   
       if (qdev->hotplugged)
           bus->hotplug(pci_dev, 1);
       return 0;
   }
   
   static int pci_unplug_device(DeviceState *qdev)
   {
       PCIDevice *dev = DO_UPCAST(PCIDevice, qdev, qdev);
   
       dev->bus->hotplug(dev, 0);
       return 0;
 }  }
   
 void pci_qdev_register(PCIDeviceInfo *info)  void pci_qdev_register(PCIDeviceInfo *info)
 {  {
     info->qdev.init = pci_qdev_init;      info->qdev.init = pci_qdev_init;
       info->qdev.unplug = pci_unplug_device;
       info->qdev.exit = pci_unregister_device;
     info->qdev.bus_info = &pci_bus_info;      info->qdev.bus_info = &pci_bus_info;
     qdev_register(&info->qdev);      qdev_register(&info->qdev);
 }  }
Line 925  void pci_qdev_register_many(PCIDeviceInf Line 1400  void pci_qdev_register_many(PCIDeviceInf
     }      }
 }  }
   
 PCIDevice *pci_create_simple(PCIBus *bus, int devfn, const char *name)  PCIDevice *pci_create(PCIBus *bus, int devfn, const char *name)
 {  {
     DeviceState *dev;      DeviceState *dev;
   
     dev = qdev_create(&bus->qbus, name);      dev = qdev_create(&bus->qbus, name);
     qdev_prop_set_uint32(dev, "devfn", devfn);      qdev_prop_set_uint32(dev, "addr", devfn);
     qdev_init(dev);      return DO_UPCAST(PCIDevice, qdev, dev);
   }
   
     return (PCIDevice *)dev;  PCIDevice *pci_create_simple(PCIBus *bus, int devfn, const char *name)
   {
       PCIDevice *dev = pci_create(bus, devfn, name);
       qdev_init_nofail(&dev->qdev);
       return dev;
 }  }
   
 static int pci_find_space(PCIDevice *pdev, uint8_t size)  static int pci_find_space(PCIDevice *pdev, uint8_t size)
 {  {
       int config_size = pci_config_size(pdev);
     int offset = PCI_CONFIG_HEADER_SIZE;      int offset = PCI_CONFIG_HEADER_SIZE;
     int i;      int i;
     for (i = PCI_CONFIG_HEADER_SIZE; i < PCI_CONFIG_SPACE_SIZE; ++i)      for (i = PCI_CONFIG_HEADER_SIZE; i < config_size; ++i)
         if (pdev->used[i])          if (pdev->used[i])
             offset = i + 1;              offset = i + 1;
         else if (i - offset + 1 == size)          else if (i - offset + 1 == size)
Line 966  static uint8_t pci_find_capability_list( Line 1447  static uint8_t pci_find_capability_list(
     return next;      return next;
 }  }
   
   static void pci_map_option_rom(PCIDevice *pdev, int region_num, pcibus_t addr, pcibus_t size, int type)
   {
       cpu_register_physical_memory(addr, size, pdev->rom_offset);
   }
   
   /* Add an option rom for the device */
   static int pci_add_option_rom(PCIDevice *pdev)
   {
       int size;
       char *path;
       void *ptr;
   
       if (!pdev->romfile)
           return 0;
       if (strlen(pdev->romfile) == 0)
           return 0;
   
       path = qemu_find_file(QEMU_FILE_TYPE_BIOS, pdev->romfile);
       if (path == NULL) {
           path = qemu_strdup(pdev->romfile);
       }
   
       size = get_image_size(path);
       if (size < 0) {
           qemu_error("%s: failed to find romfile \"%s\"\n", __FUNCTION__,
                      pdev->romfile);
           return -1;
       }
       if (size & (size - 1)) {
           size = 1 << qemu_fls(size);
       }
   
       pdev->rom_offset = qemu_ram_alloc(size);
   
       ptr = qemu_get_ram_ptr(pdev->rom_offset);
       load_image(path, ptr);
       qemu_free(path);
   
       pci_register_bar(pdev, PCI_ROM_SLOT, size,
                        0, pci_map_option_rom);
   
       return 0;
   }
   
 /* Reserve space and add capability to the linked list in pci config space */  /* Reserve space and add capability to the linked list in pci config space */
 int pci_add_capability(PCIDevice *pdev, uint8_t cap_id, uint8_t size)  int pci_add_capability(PCIDevice *pdev, uint8_t cap_id, uint8_t size)
 {  {
Line 1021  static void pcibus_dev_print(Monitor *mo Line 1546  static void pcibus_dev_print(Monitor *mo
     PCIIORegion *r;      PCIIORegion *r;
     int i, class;      int i, class;
   
     class = le16_to_cpu(*((uint16_t *)(d->config + PCI_CLASS_DEVICE)));      class = pci_get_word(d->config + PCI_CLASS_DEVICE);
     desc = pci_class_descriptions;      desc = pci_class_descriptions;
     while (desc->desc && class != desc->class)      while (desc->desc && class != desc->class)
         desc++;          desc++;
Line 1034  static void pcibus_dev_print(Monitor *mo Line 1559  static void pcibus_dev_print(Monitor *mo
     monitor_printf(mon, "%*sclass %s, addr %02x:%02x.%x, "      monitor_printf(mon, "%*sclass %s, addr %02x:%02x.%x, "
                    "pci id %04x:%04x (sub %04x:%04x)\n",                     "pci id %04x:%04x (sub %04x:%04x)\n",
                    indent, "", ctxt,                     indent, "", ctxt,
                    d->bus->bus_num, d->devfn >> 3, d->devfn & 7,                     d->config[PCI_SECONDARY_BUS],
                    le16_to_cpu(*((uint16_t *)(d->config + PCI_VENDOR_ID))),                     PCI_SLOT(d->devfn), PCI_FUNC(d->devfn),
                    le16_to_cpu(*((uint16_t *)(d->config + PCI_DEVICE_ID))),                     pci_get_word(d->config + PCI_VENDOR_ID),
                    le16_to_cpu(*((uint16_t *)(d->config + PCI_SUBSYSTEM_VENDOR_ID))),                     pci_get_word(d->config + PCI_DEVICE_ID),
                    le16_to_cpu(*((uint16_t *)(d->config + PCI_SUBSYSTEM_ID))));                     pci_get_word(d->config + PCI_SUBSYSTEM_VENDOR_ID),
                      pci_get_word(d->config + PCI_SUBSYSTEM_ID));
     for (i = 0; i < PCI_NUM_REGIONS; i++) {      for (i = 0; i < PCI_NUM_REGIONS; i++) {
         r = &d->io_regions[i];          r = &d->io_regions[i];
         if (!r->size)          if (!r->size)
             continue;              continue;
         monitor_printf(mon, "%*sbar %d: %s at 0x%x [0x%x]\n", indent, "",          monitor_printf(mon, "%*sbar %d: %s at 0x%"FMT_PCIBUS
                        i, r->type & PCI_ADDRESS_SPACE_IO ? "i/o" : "mem",                         " [0x%"FMT_PCIBUS"]\n",
                          indent, "",
                          i, r->type & PCI_BASE_ADDRESS_SPACE_IO ? "i/o" : "mem",
                        r->addr, r->addr + r->size - 1);                         r->addr, r->addr + r->size - 1);
     }      }
 }  }
   
   static PCIDeviceInfo bridge_info = {
       .qdev.name    = "pci-bridge",
       .qdev.size    = sizeof(PCIBridge),
       .init         = pci_bridge_initfn,
       .exit         = pci_bridge_exitfn,
       .config_write = pci_bridge_write_config,
       .qdev.props   = (Property[]) {
           DEFINE_PROP_HEX32("vendorid", PCIBridge, vid, 0),
           DEFINE_PROP_HEX32("deviceid", PCIBridge, did, 0),
           DEFINE_PROP_END_OF_LIST(),
       }
   };
   
   static void pci_register_devices(void)
   {
       pci_qdev_register(&bridge_info);
   }
   
   device_init(pci_register_devices)

Removed from v.1.1.1.9  
changed lines
  Added in v.1.1.1.10


unix.superglobalmegacorp.com