Diff for /qemu/hw/versatile_pci.c between versions 1.1.1.9 and 1.1.1.10

version 1.1.1.9, 2018/04/24 18:59:38 version 1.1.1.10, 2018/04/24 19:27:11
Line 10 Line 10
 #include "sysbus.h"  #include "sysbus.h"
 #include "pci.h"  #include "pci.h"
 #include "pci_host.h"  #include "pci_host.h"
   #include "exec-memory.h"
   
 typedef struct {  typedef struct {
     SysBusDevice busdev;      SysBusDevice busdev;
     qemu_irq irq[4];      qemu_irq irq[4];
     int realview;      int realview;
     int mem_config;      MemoryRegion mem_config;
       MemoryRegion mem_config2;
       MemoryRegion isa;
 } PCIVPBState;  } PCIVPBState;
   
 static inline uint32_t vpb_pci_config_addr(target_phys_addr_t addr)  static inline uint32_t vpb_pci_config_addr(target_phys_addr_t addr)
Line 23  static inline uint32_t vpb_pci_config_ad Line 26  static inline uint32_t vpb_pci_config_ad
     return addr & 0xffffff;      return addr & 0xffffff;
 }  }
   
 static void pci_vpb_config_writeb (void *opaque, target_phys_addr_t addr,  static void pci_vpb_config_write(void *opaque, target_phys_addr_t addr,
                                    uint32_t val)                                   uint64_t val, unsigned size)
 {  {
     pci_data_write(opaque, vpb_pci_config_addr (addr), val, 1);      pci_data_write(opaque, vpb_pci_config_addr(addr), val, size);
 }  }
   
 static void pci_vpb_config_writew (void *opaque, target_phys_addr_t addr,  static uint64_t pci_vpb_config_read(void *opaque, target_phys_addr_t addr,
                                    uint32_t val)                                      unsigned size)
 {  
     pci_data_write(opaque, vpb_pci_config_addr (addr), val, 2);  
 }  
   
 static void pci_vpb_config_writel (void *opaque, target_phys_addr_t addr,  
                                    uint32_t val)  
 {  
     pci_data_write(opaque, vpb_pci_config_addr (addr), val, 4);  
 }  
   
 static uint32_t pci_vpb_config_readb (void *opaque, target_phys_addr_t addr)  
 {  
     uint32_t val;  
     val = pci_data_read(opaque, vpb_pci_config_addr (addr), 1);  
     return val;  
 }  
   
 static uint32_t pci_vpb_config_readw (void *opaque, target_phys_addr_t addr)  
 {  
     uint32_t val;  
     val = pci_data_read(opaque, vpb_pci_config_addr (addr), 2);  
     return val;  
 }  
   
 static uint32_t pci_vpb_config_readl (void *opaque, target_phys_addr_t addr)  
 {  {
     uint32_t val;      uint32_t val;
     val = pci_data_read(opaque, vpb_pci_config_addr (addr), 4);      val = pci_data_read(opaque, vpb_pci_config_addr(addr), size);
     return val;      return val;
 }  }
   
 static CPUWriteMemoryFunc * const pci_vpb_config_write[] = {  static const MemoryRegionOps pci_vpb_config_ops = {
     &pci_vpb_config_writeb,      .read = pci_vpb_config_read,
     &pci_vpb_config_writew,      .write = pci_vpb_config_write,
     &pci_vpb_config_writel,      .endianness = DEVICE_NATIVE_ENDIAN,
 };  
   
 static CPUReadMemoryFunc * const pci_vpb_config_read[] = {  
     &pci_vpb_config_readb,  
     &pci_vpb_config_readw,  
     &pci_vpb_config_readl,  
 };  };
   
 static int pci_vpb_map_irq(PCIDevice *d, int irq_num)  static int pci_vpb_map_irq(PCIDevice *d, int irq_num)
Line 86  static void pci_vpb_set_irq(void *opaque Line 58  static void pci_vpb_set_irq(void *opaque
     qemu_set_irq(pic[irq_num], level);      qemu_set_irq(pic[irq_num], level);
 }  }
   
 static void pci_vpb_map(SysBusDevice *dev, target_phys_addr_t base)  
 {  
     PCIVPBState *s = (PCIVPBState *)dev;  
     /* Selfconfig area.  */  
     cpu_register_physical_memory(base + 0x01000000, 0x1000000, s->mem_config);  
     /* Normal config area.  */  
     cpu_register_physical_memory(base + 0x02000000, 0x1000000, s->mem_config);  
   
     if (s->realview) {  
         /* IO memory area.  */  
         isa_mmio_init(base + 0x03000000, 0x00100000);  
     }  
 }  
   
 static int pci_vpb_init(SysBusDevice *dev)  static int pci_vpb_init(SysBusDevice *dev)
 {  {
     PCIVPBState *s = FROM_SYSBUS(PCIVPBState, dev);      PCIVPBState *s = FROM_SYSBUS(PCIVPBState, dev);
Line 111  static int pci_vpb_init(SysBusDevice *de Line 69  static int pci_vpb_init(SysBusDevice *de
     }      }
     bus = pci_register_bus(&dev->qdev, "pci",      bus = pci_register_bus(&dev->qdev, "pci",
                            pci_vpb_set_irq, pci_vpb_map_irq, s->irq,                             pci_vpb_set_irq, pci_vpb_map_irq, s->irq,
                              get_system_memory(), get_system_io(),
                            PCI_DEVFN(11, 0), 4);                             PCI_DEVFN(11, 0), 4);
   
     /* ??? Register memory space.  */      /* ??? Register memory space.  */
   
     s->mem_config = cpu_register_io_memory(pci_vpb_config_read,      /* Our memory regions are:
                                            pci_vpb_config_write, bus,       * 0 : PCI self config window
                                            DEVICE_LITTLE_ENDIAN);       * 1 : PCI config window
     sysbus_init_mmio_cb(dev, 0x04000000, pci_vpb_map);       * 2 : PCI IO window (realview_pci only)
        */
       memory_region_init_io(&s->mem_config, &pci_vpb_config_ops, bus,
                             "pci-vpb-selfconfig", 0x1000000);
       sysbus_init_mmio_region(dev, &s->mem_config);
       memory_region_init_io(&s->mem_config2, &pci_vpb_config_ops, bus,
                             "pci-vpb-config", 0x1000000);
       sysbus_init_mmio_region(dev, &s->mem_config2);
       if (s->realview) {
           isa_mmio_setup(&s->isa, 0x0100000);
           sysbus_init_mmio_region(dev, &s->isa);
       }
   
     pci_create_simple(bus, -1, "versatile_pci_host");      pci_create_simple(bus, -1, "versatile_pci_host");
     return 0;      return 0;

Removed from v.1.1.1.9  
changed lines
  Added in v.1.1.1.10


unix.superglobalmegacorp.com