Return to upreg.h CVS log

Up to [Research Unix] / researchv9 / sys.vax / h

Annotation of researchv9/sys.vax/h/upreg.h, revision 1.1

1.1     ! root        1: /*
        !             2:  * Unibus rm emulation via sc21:
        !             3:  * registers and bits.
        !             4:  */
        !             5: 
        !             6: struct updevice
        !             7: {
        !             8:        u_short upcs1;          /* control and status register 1 */
        !             9:        short   upwc;           /* word count register */
        !            10:        u_short upba;           /* UNIBUS address register */
        !            11:        u_short upda;           /* desired address register */
        !            12:        u_short upcs2;          /* control and status register 2 */
        !            13:        u_short upds;           /* drive Status */
        !            14:        u_short uper1;          /* error register 1 */
        !            15:        u_short upas;           /* attention summary */
        !            16:        u_short upla;           /* look ahead */
        !            17:        u_short updb;           /* data buffer */
        !            18:        u_short upmr;           /* maintenance */ 
        !            19:        u_short updt;           /* drive type */
        !            20:        u_short upsn;           /* serial number */
        !            21:        u_short upof;           /* offset register */
        !            22:        u_short updc;           /* desired cylinder address register */
        !            23:        u_short uphr;           /* holding register */
        !            24:        u_short upmr2;          /* maintenance register 2 */
        !            25:        u_short uper2;          /* error register 2 */
        !            26:        u_short upec1;          /* burst error bit position */
        !            27:        u_short upec2;          /* burst error bit pattern */
        !            28: };
        !            29: 
        !            30: /* Other bits of upcs1 */
        !            31: #define        UP_SC   0100000         /* special condition */
        !            32: #define        UP_TRE  0040000         /* transfer error */
        !            33: #define        UP_PSEL 0010000         /* port select */
        !            34: #define        UP_DVA  0004000         /* drive available */
        !            35: /* bits 8 and 9 are the extended address bits */
        !            36: #define        UP_RDY  0000200         /* controller ready */
        !            37: #define        UP_IE   0000100         /* interrupt enable */
        !            38: /* bits 5-1 are the command */
        !            39: #define        UP_GO   0000001
        !            40: 
        !            41: /* commands */
        !            42: #define        UP_NOP          000
        !            43: #define        UP_SEEK         004             /* seek */
        !            44: #define        UP_RECAL        006             /* recalibrate */
        !            45: #define        UP_DCLR         010             /* drive clear */
        !            46: #define        UP_RELEASE      012             /* release */
        !            47: #define        UP_OFFSET       014             /* offset */
        !            48: #define        UP_RTC          016             /* return to center-line */
        !            49: #define        UP_PRESET       020             /* read-in preset */
        !            50: #define        UP_PACK         022             /* pack acknowledge */
        !            51: #define        UP_DMABAND      024             /* dma bandwidth set */
        !            52: #define        UP_SEARCH       030             /* search */
        !            53: #define        UP_WCDATA       050             /* write check data */
        !            54: #define        UP_WCHDR        052             /* write check header and data */
        !            55: #define        UP_WCOM         060             /* write */
        !            56: #define        UP_WHDR         062             /* write header and data */
        !            57: #define        UP_RCOM         070             /* read data */
        !            58: #define        UP_RHDR         072             /* read header and data */
        !            59: #define        UP_BOOT         074             /* boot */
        !            60: #define        UP_FORMAT       076             /* format */
        !            61: 
        !            62: /* upcs2 */
        !            63: #define        UPCS2_DLT       0100000         /* data late */
        !            64: #define        UPCS2_WCE       0040000         /* write check error */
        !            65: #define        UPCS2_UPE       0020000         /* UNIBUS parity error */
        !            66: #define        UPCS2_NED       0010000         /* nonexistent drive */
        !            67: #define        UPCS2_NEM       0004000         /* nonexistent memory */
        !            68: #define        UPCS2_PGE       0002000         /* programming error */
        !            69: #define        UPCS2_MXF       0001000         /* missed transfer */
        !            70: #define        UPCS2_MDPE      0000400         /* massbus data parity error (0) */
        !            71: #define        UPCS2_OR        0000200         /* output ready */
        !            72: #define        UPCS2_IR        0000100         /* input ready */
        !            73: #define        UPCS2_CLR       0000040         /* controller clear */
        !            74: #define        UPCS2_PAT       0000020         /* parity test */
        !            75: #define        UPCS2_BAI       0000010         /* address increment inhibit */
        !            76: /* bits 0-2 are drive select */
        !            77: 
        !            78: #define        UPCS2_BITS \
        !            79: "\10\20DLT\17WCE\16UPE\15NED\14NEM\13PGE\12MXF\11MDPE\
        !            80: \10OR\7IR\6CLR\5PAT\4BAI"
        !            81: 
        !            82: /* upds */
        !            83: #define        UPDS_ATA        0100000         /* attention active */
        !            84: #define        UPDS_ERR        0040000         /* composite drive error */
        !            85: #define        UPDS_PIP        0020000         /* positioning in progress */
        !            86: #define        UPDS_MOL        0010000         /* medium on line */
        !            87: #define        UPDS_WRL        0004000         /* write locked */
        !            88: #define        UPDS_LST        0002000         /* last sector transferred */
        !            89: #define        UPDS_PGM        0001000         /* programmable */
        !            90: #define        UPDS_DPR        0000400         /* drive present */
        !            91: #define        UPDS_DRY        0000200         /* drive ready */
        !            92: #define        UPDS_VV         0000100         /* volume valid */
        !            93: /* bits 1-5 are spare */
        !            94: #define        UPDS_OM         0000001         /* offset mode */
        !            95: 
        !            96: #define        UPDS_DREADY     (UPDS_DPR|UPDS_DRY|UPDS_MOL|UPDS_VV)
        !            97: 
        !            98: #define        UPDS_BITS \
        !            99: "\10\20ATA\17ERR\16PIP\15MOL\14WRL\13LST\12PGM\11DPR\10DRY\7VV\1OM"
        !           100: 
        !           101: /* uper1 */
        !           102: #define        UPER1_DCK       0100000         /* data check */
        !           103: #define        UPER1_UNS       0040000         /* drive unsafe */
        !           104: #define        UPER1_OPI       0020000         /* operation incomplete */
        !           105: #define        UPER1_DTE       0010000         /* drive timing error */
        !           106: #define        UPER1_WLE       0004000         /* write lock error */
        !           107: #define        UPER1_IAE       0002000         /* invalid address error */
        !           108: #define        UPER1_AOE       0001000         /* address overflow error */
        !           109: #define        UPER1_HCRC      0000400         /* header crc error */
        !           110: #define        UPER1_HCE       0000200         /* header compare error */
        !           111: #define        UPER1_ECH       0000100         /* ecc hard error */
        !           112: #define        UPER1_WCF       0000040         /* write clock fail (0) */
        !           113: #define        UPER1_FER       0000020         /* format error */
        !           114: #define        UPER1_PAR       0000010         /* parity error */
        !           115: #define        UPER1_RMR       0000004         /* register modification refused */
        !           116: #define        UPER1_ILR       0000002         /* illegal register */
        !           117: #define        UPER1_ILF       0000001         /* illegal function */
        !           118: 
        !           119: #define        UPER1_BITS \
        !           120: "\10\20DCK\17UNS\16OPI\15DTE\14WLE\13IAE\12AOE\11HCRC\10HCE\
        !           121: \7ECH\6WCF\5FER\4PAR\3RMR\2ILR\1ILF"
        !           122: 
        !           123: /* uphr */
        !           124: /* write these int uphr and then read back values */
        !           125: #define        UPHR_MAXCYL     0100027         /* max cyl address */
        !           126: #define        UPHR_MAXTRAK    0100030         /* max track address */
        !           127: #define        UPHR_MAXSECT    0100031         /* max sector address */
        !           128: 
        !           129: /* uper2 */
        !           130: #define        UPER2_BSE       0100000         /* bad sector error */
        !           131: #define        UPER2_SKI       0040000         /* seek incomplete */
        !           132: #define        UPER2_OPE       0020000         /* operator plug error */
        !           133: #define        UPER2_IVC       0010000         /* invalid command */
        !           134: #define        UPER2_LSC       0004000         /* loss of sector clock */
        !           135: #define        UPER2_LBC       0002000         /* loss of bit clock */
        !           136: #define        UPER2_MDS       0001000         /* multiple drive select */
        !           137: #define        UPER2_DCU       0000400         /* dc power unsafe */
        !           138: #define        UPER2_DVC       0000200         /* device check */
        !           139: #define        UPER2_ACU       0000100         /* ac power unsafe */
        !           140: /* bits 5 and 4 are spare */
        !           141: #define        UPER2_DPE       0000010         /* data parity error (0) */
        !           142: /* bits 2-0 are spare */
        !           143: 
        !           144: #define        UPER2_BITS \
        !           145: "\10\20BSE\17SKI\16OPE\15IVC\14LSC\13LBC\12MDS\11DCU\10DVC\7ACU\4DPE"
        !           146: 
        !           147: /* upof */
        !           148: #define        UPOF_FMT22      0010000         /* 16 bit format */
        !           149: #define        UPOF_ECI        0004000         /* ecc inhibit */
        !           150: #define        UPOF_HCI        0002000         /* header compare inhibit */
        !           151: 
        !           152: /* THE SC21 ACTUALLY JUST IMPLEMENTS ADVANCE/RETARD... */
        !           153: #define        UPOF_P400       0020            /*  +400 uinches */
        !           154: #define        UPOF_M400       0220            /*  -400 uinches */
        !           155: #define        UPOF_P800       0040            /*  +800 uinches */
        !           156: #define        UPOF_M800       0240            /*  -800 uinches */
        !           157: #define        UPOF_P1200      0060            /* +1200 uinches */
        !           158: #define        UPOF_M1200      0260            /* -1200 uinches */

This archive runs on limited infrastructure. Preserving old code on modern bandwidth. Automated agents are requested to crawl responsibly.