Defines starting with `d' in src/dsp

• DEBUG src/dsp/dsp.c:42
• DSP_BCR src/dsp/dsp_core.h:89
• DSP_CORE_H src/dsp/dsp_core.h:23
• DSP_COUNT_IPS src/dsp/dsp_cpu.c:95
• DSP_CPU_H src/dsp/dsp_cpu.h:23
• DSP_DISASM_H src/dsp/dsp_disasm.h:23
• DSP_DISASM_REG_PC src/dsp/dsp_disasm.c:39
• DSP_FREQ src/dsp/dsp.h:32
• DSP_H src/dsp/dsp.h:24
• DSP_HOST_HCR src/dsp/dsp_core.h:79
• DSP_HOST_HCR_HCIE src/dsp/dsp_core.h:94
• DSP_HOST_HCR_HF2 src/dsp/dsp_core.h:95
• DSP_HOST_HCR_HF3 src/dsp/dsp_core.h:96
• DSP_HOST_HCR_HRIE src/dsp/dsp_core.h:92
• DSP_HOST_HCR_HTIE src/dsp/dsp_core.h:93
• DSP_HOST_HRX src/dsp/dsp_core.h:81
• DSP_HOST_HSR src/dsp/dsp_core.h:80
• DSP_HOST_HSR_DMA src/dsp/dsp_core.h:103
• DSP_HOST_HSR_HCP src/dsp/dsp_core.h:100
• DSP_HOST_HSR_HF0 src/dsp/dsp_core.h:101
• DSP_HOST_HSR_HF1 src/dsp/dsp_core.h:102
• DSP_HOST_HSR_HRDF src/dsp/dsp_core.h:98
• DSP_HOST_HSR_HTDE src/dsp/dsp_core.h:99
• DSP_HOST_HTX src/dsp/dsp_core.h:82
• DSP_HW_OFFSET src/dsp/dsp.c:51
• DSP_INTER_EDGE_MASK src/dsp/dsp_core.h:171
• DSP_INTER_HOST_COMMAND src/dsp/dsp_core.h:161
• DSP_INTER_HOST_MASK src/dsp/dsp_core.h:169
• DSP_INTER_HOST_RCV_DATA src/dsp/dsp_core.h:159
• DSP_INTER_HOST_TRX_DATA src/dsp/dsp_core.h:160
• DSP_INTER_ILLEGAL src/dsp/dsp_core.h:162
• DSP_INTER_IRQA src/dsp/dsp_core.h:147
• DSP_INTER_IRQA_MASK src/dsp/dsp_core.h:165
• DSP_INTER_IRQB src/dsp/dsp_core.h:148
• DSP_INTER_IRQB_MASK src/dsp/dsp_core.h:166
• DSP_INTER_NMI src/dsp/dsp_core.h:158
• DSP_INTER_NMI_MASK src/dsp/dsp_core.h:164
• DSP_INTER_RESET src/dsp/dsp_core.h:143
• DSP_INTERRUPT_DISABLED src/dsp/dsp_core.h:140
• DSP_INTERRUPT_LONG src/dsp/dsp_core.h:141
• DSP_INTERRUPT_NONE src/dsp/dsp_core.h:139
• DSP_INTER_SCI_IDLE_LINE src/dsp/dsp_core.h:156
• DSP_INTER_SCI_MASK src/dsp/dsp_core.h:168
• DSP_INTER_SCI_RCV_DATA src/dsp/dsp_core.h:153
• DSP_INTER_SCI_RCV_DATA_E src/dsp/dsp_core.h:154
• DSP_INTER_SCI_TIMER src/dsp/dsp_core.h:157
• DSP_INTER_SCI_TRX_DATA src/dsp/dsp_core.h:155
• DSP_INTER_SSI_MASK src/dsp/dsp_core.h:167
• DSP_INTER_SSI_RCV_DATA src/dsp/dsp_core.h:149
• DSP_INTER_SSI_RCV_DATA_E src/dsp/dsp_core.h:150
• DSP_INTER_SSI_TRX_DATA src/dsp/dsp_core.h:151
• DSP_INTER_SSI_TRX_DATA_E src/dsp/dsp_core.h:152
• DSP_INTER_STACK_ERROR src/dsp/dsp_core.h:144
• DSP_INTER_SWI src/dsp/dsp_core.h:146
• DSP_INTER_TRACE src/dsp/dsp_core.h:145
• DSP_IPR src/dsp/dsp_core.h:90
• DSP_OMR_DE src/dsp/dsp_cpu.h:34
• DSP_OMR_EA src/dsp/dsp_cpu.h:36
• DSP_OMR_MA src/dsp/dsp_cpu.h:32
• DSP_OMR_MB src/dsp/dsp_cpu.h:33
• DSP_OMR_SD src/dsp/dsp_cpu.h:35
• DSP_PBC src/dsp/dsp_core.h:73
• DSP_PBD src/dsp/dsp_core.h:77
• DSP_PBDDR src/dsp/dsp_core.h:75
• DSP_PCC src/dsp/dsp_core.h:74
• DSP_PCD src/dsp/dsp_core.h:78
• DSP_PCDDR src/dsp/dsp_core.h:76
• DSP_PRIORITY_LIST_EXIT src/dsp/dsp_core.h:174
• DSP_RAMSIZE_96kB src/dsp/dsp_core.h:33
• DSP_RAMSIZE_MAX src/dsp/dsp_core.h:31
• DSP_REG_A src/dsp/dsp_cpu.h:67
• DSP_REG_A0 src/dsp/dsp_cpu.h:61
• DSP_REG_A1 src/dsp/dsp_cpu.h:65
• DSP_REG_A2 src/dsp/dsp_cpu.h:63
• DSP_REG_B0 src/dsp/dsp_cpu.h:62
• DSP_REG_B1 src/dsp/dsp_cpu.h:66
• DSP_REG_B2 src/dsp/dsp_cpu.h:64
• DSP_REG_LA src/dsp/dsp_cpu.h:102
• DSP_REG_LC src/dsp/dsp_cpu.h:103
• DSP_REG_LCSAVE src/dsp/dsp_cpu.h:106
• DSP_REG_M0 src/dsp/dsp_cpu.h:88
• DSP_REG_M1 src/dsp/dsp_cpu.h:89
• DSP_REG_M2 src/dsp/dsp_cpu.h:90
• DSP_REG_M3 src/dsp/dsp_cpu.h:91
• DSP_REG_M4 src/dsp/dsp_cpu.h:92
• DSP_REG_M5 src/dsp/dsp_cpu.h:93
• DSP_REG_M6 src/dsp/dsp_cpu.h:94
• DSP_REG_M7 src/dsp/dsp_cpu.h:95
• DSP_REG_N0 src/dsp/dsp_cpu.h:79
• DSP_REG_N1 src/dsp/dsp_cpu.h:80
• DSP_REG_N2 src/dsp/dsp_cpu.h:81
• DSP_REG_N3 src/dsp/dsp_cpu.h:82
• DSP_REG_N4 src/dsp/dsp_cpu.h:83
• DSP_REG_N5 src/dsp/dsp_cpu.h:84
• DSP_REG_N6 src/dsp/dsp_cpu.h:85
• DSP_REG_N7 src/dsp/dsp_cpu.h:86
• DSP_REG_NULL src/dsp/dsp_cpu.h:105
• DSP_REG_OMR src/dsp/dsp_cpu.h:98
• DSP_REG_R0 src/dsp/dsp_cpu.h:70
• DSP_REG_R1 src/dsp/dsp_cpu.h:71
• DSP_REG_R2 src/dsp/dsp_cpu.h:72
• DSP_REG_R3 src/dsp/dsp_cpu.h:73
• DSP_REG_R4 src/dsp/dsp_cpu.h:74
• DSP_REG_R5 src/dsp/dsp_cpu.h:75
• DSP_REG_R6 src/dsp/dsp_cpu.h:76
• DSP_REG_R7 src/dsp/dsp_cpu.h:77
• DSP_REG_SP src/dsp/dsp_cpu.h:99
• DSP_REG_SR src/dsp/dsp_cpu.h:97
• DSP_REG_SSH src/dsp/dsp_cpu.h:100
• DSP_REG_SSL src/dsp/dsp_cpu.h:101
• DSP_REG_X0 src/dsp/dsp_cpu.h:57
• DSP_REG_X1 src/dsp/dsp_cpu.h:58
• DSP_REG_Y0 src/dsp/dsp_cpu.h:59
• DSP_REG_Y1 src/dsp/dsp_cpu.h:60
• DSP_SPACE_P src/dsp/dsp_cpu.h:111
• DSP_SPACE_X src/dsp/dsp_cpu.h:109
• DSP_SPACE_Y src/dsp/dsp_cpu.h:110
• DSP_SP_SE src/dsp/dsp_cpu.h:53
• DSP_SP_UF src/dsp/dsp_cpu.h:54
• DSP_SR_C src/dsp/dsp_cpu.h:38
• DSP_SR_E src/dsp/dsp_cpu.h:43
• DSP_SR_I0 src/dsp/dsp_cpu.h:46
• DSP_SR_I1 src/dsp/dsp_cpu.h:47
• DSP_SR_L src/dsp/dsp_cpu.h:44
• DSP_SR_LF src/dsp/dsp_cpu.h:51
• DSP_SR_N src/dsp/dsp_cpu.h:41
• DSP_SR_S0 src/dsp/dsp_cpu.h:48
• DSP_SR_S1 src/dsp/dsp_cpu.h:49
• DSP_SR_T src/dsp/dsp_cpu.h:50
• DSP_SR_U src/dsp/dsp_cpu.h:42
• DSP_SR_V src/dsp/dsp_cpu.h:39
• DSP_SR_Z src/dsp/dsp_cpu.h:40
• DSP_SSI_CRA src/dsp/dsp_core.h:83
• DSP_SSI_CRA_DC0 src/dsp/dsp_core.h:105
• DSP_SSI_CRA_DC1 src/dsp/dsp_core.h:106
• DSP_SSI_CRA_DC2 src/dsp/dsp_core.h:107
• DSP_SSI_CRA_DC3 src/dsp/dsp_core.h:108
• DSP_SSI_CRA_DC4 src/dsp/dsp_core.h:109
• DSP_SSI_CRA_WL0 src/dsp/dsp_core.h:110
• DSP_SSI_CRA_WL1 src/dsp/dsp_core.h:111
• DSP_SSI_CRB src/dsp/dsp_core.h:84
• DSP_SSI_CRB_FSL0 src/dsp/dsp_core.h:120
• DSP_SSI_CRB_FSL1 src/dsp/dsp_core.h:121
• DSP_SSI_CRB_GCK src/dsp/dsp_core.h:123
• DSP_SSI_CRB_MOD src/dsp/dsp_core.h:124
• DSP_SSI_CRB_OF0 src/dsp/dsp_core.h:113
• DSP_SSI_CRB_OF1 src/dsp/dsp_core.h:114
• DSP_SSI_CRB_RE src/dsp/dsp_core.h:126
• DSP_SSI_CRB_RIE src/dsp/dsp_core.h:128
• DSP_SSI_CRB_SCD0 src/dsp/dsp_core.h:115
• DSP_SSI_CRB_SCD1 src/dsp/dsp_core.h:116
• DSP_SSI_CRB_SCD2 src/dsp/dsp_core.h:117
• DSP_SSI_CRB_SCKD src/dsp/dsp_core.h:118
• DSP_SSI_CRB_SHFD src/dsp/dsp_core.h:119
• DSP_SSI_CRB_SYN src/dsp/dsp_core.h:122
• DSP_SSI_CRB_TE src/dsp/dsp_core.h:125
• DSP_SSI_CRB_TIE src/dsp/dsp_core.h:127
• DSP_SSI_RX src/dsp/dsp_core.h:87
• DSP_SSI_SR src/dsp/dsp_core.h:85
• DSP_SSI_SR_IF0 src/dsp/dsp_core.h:130
• DSP_SSI_SR_IF1 src/dsp/dsp_core.h:131
• DSP_SSI_SR_RDF src/dsp/dsp_core.h:137
• DSP_SSI_SR_RFS src/dsp/dsp_core.h:133
• DSP_SSI_SR_ROE src/dsp/dsp_core.h:135
• DSP_SSI_SR_TDE src/dsp/dsp_core.h:136
• DSP_SSI_SR_TFS src/dsp/dsp_core.h:132
• DSP_SSI_SR_TUE src/dsp/dsp_core.h:134
• DSP_SSI_TSR src/dsp/dsp_core.h:86
• DSP_SSI_TX src/dsp/dsp_core.h:88