All symbols starting with `d' in src/dsp

• DEBUG src/dsp/dsp.c:42
• disasm_cur_inst_len src/dsp/dsp_disasm.c:51
• disasm_memory_ptr src/dsp/dsp_cpu.c:135
• Dprintf src/dsp/dsp.c:44
• dsp56k_disasm src/dsp/dsp_disasm.c:503
• dsp56k_disasm_init src/dsp/dsp_disasm.c:63
• dsp56k_disasm_reg_compare src/dsp/dsp_disasm.c:418
• dsp56k_disasm_reg_save src/dsp/dsp_disasm.c:410
• dsp56k_execute_instruction src/dsp/dsp_cpu.c:770
• dsp56k_execute_one_disasm_instruction src/dsp/dsp_cpu.c:735
• dsp56k_getInstructionText src/dsp/dsp_disasm.c:543
• dsp56k_init_cpu src/dsp/dsp_cpu.c:724
• dsp_abs56 src/dsp/dsp_cpu.c:4175
• dsp_abs_a src/dsp/dsp_cpu.c:4402
• dsp_abs_b src/dsp/dsp_cpu.c:4424
• dsp_adc_x_a src/dsp/dsp_cpu.c:4446
• dsp_adc_x_b src/dsp/dsp_cpu.c:4478
• dsp_adc_y_a src/dsp/dsp_cpu.c:4510
• dsp_adc_y_b src/dsp/dsp_cpu.c:4542
• dsp_add56 src/dsp/dsp_cpu.c:4241
• dsp_add_a_b src/dsp/dsp_cpu.c:4599
• dsp_add_b_a src/dsp/dsp_cpu.c:4574
• dsp_addl_a_b src/dsp/dsp_cpu.c:4949
• dsp_addl_b_a src/dsp/dsp_cpu.c:4924
• dsp_addr_a_b src/dsp/dsp_cpu.c:4999
• dsp_addr_b_a src/dsp/dsp_cpu.c:4974
• dsp_add_x0_a src/dsp/dsp_cpu.c:4724
• dsp_add_x0_b src/dsp/dsp_cpu.c:4749
• dsp_add_x1_a src/dsp/dsp_cpu.c:4824
• dsp_add_x1_b src/dsp/dsp_cpu.c:4849
• dsp_add_x_a src/dsp/dsp_cpu.c:4624
• dsp_add_x_b src/dsp/dsp_cpu.c:4649
• dsp_add_y0_a src/dsp/dsp_cpu.c:4774
• dsp_add_y0_b src/dsp/dsp_cpu.c:4799
• dsp_add_y1_a src/dsp/dsp_cpu.c:4874
• dsp_add_y1_b src/dsp/dsp_cpu.c:4899
• dsp_add_y_a src/dsp/dsp_cpu.c:4674
• dsp_add_y_b src/dsp/dsp_cpu.c:4699
• dsp_andi src/dsp/dsp_cpu.c:1961
• dsp_and_x0_a src/dsp/dsp_cpu.c:5024
• dsp_and_x0_b src/dsp/dsp_cpu.c:5033
• dsp_and_x1_a src/dsp/dsp_cpu.c:5060
• dsp_and_x1_b src/dsp/dsp_cpu.c:5069
• dsp_and_y0_a src/dsp/dsp_cpu.c:5042
• dsp_and_y0_b src/dsp/dsp_cpu.c:5051
• dsp_and_y1_a src/dsp/dsp_cpu.c:5078
• dsp_and_y1_b src/dsp/dsp_cpu.c:5087
• dsp_asl56 src/dsp/dsp_cpu.c:4197
• dsp_asl_a src/dsp/dsp_cpu.c:5096
• dsp_asl_b src/dsp/dsp_cpu.c:5117
• dsp_asr56 src/dsp/dsp_cpu.c:4221
• dsp_asr_a src/dsp/dsp_cpu.c:5138
• dsp_asr_b src/dsp/dsp_cpu.c:5159
• dsp_bchg_aa src/dsp/dsp_cpu.c:1983
• dsp_bchg_ea src/dsp/dsp_cpu.c:2008
• dsp_bchg_pp src/dsp/dsp_cpu.c:2033
• dsp_bchg_reg src/dsp/dsp_cpu.c:2058
• dsp_bclr_aa src/dsp/dsp_cpu.c:2087
• dsp_bclr_ea src/dsp/dsp_cpu.c:2107
• dsp_bclr_pp src/dsp/dsp_cpu.c:2128
• dsp_bclr_reg src/dsp/dsp_cpu.c:2149
• DSP_BCR src/dsp/dsp_core.h:89
• dsp_bset_aa src/dsp/dsp_cpu.c:2174
• dsp_bset_ea src/dsp/dsp_cpu.c:2195
• dsp_bset_pp src/dsp/dsp_cpu.c:2216
• dsp_bset_reg src/dsp/dsp_cpu.c:2236
• dsp_btst_aa src/dsp/dsp_cpu.c:2261
• dsp_btst_ea src/dsp/dsp_cpu.c:2280
• dsp_btst_pp src/dsp/dsp_cpu.c:2299
• dsp_btst_reg src/dsp/dsp_cpu.c:2318
• dsp_calc_cc src/dsp/dsp_cpu.c:1833
• dsp_calc_ea src/dsp/dsp_cpu.c:1770
• dsp_ccr_update_e_u_n_z src/dsp/dsp_cpu.c:1146
• dsp_clr_a src/dsp/dsp_cpu.c:5180
• dsp_clr_b src/dsp/dsp_cpu.c:5190
• dsp_cmp_a_b src/dsp/dsp_cpu.c:5221
• dsp_cmp_b_a src/dsp/dsp_cpu.c:5200
• dsp_cmpm_a_b src/dsp/dsp_cpu.c:5432
• dsp_cmpm_b_a src/dsp/dsp_cpu.c:5409
• dsp_cmpm_x0_a src/dsp/dsp_cpu.c:5455
• dsp_cmpm_x0_b src/dsp/dsp_cpu.c:5478
• dsp_cmpm_x1_a src/dsp/dsp_cpu.c:5547
• dsp_cmpm_x1_b src/dsp/dsp_cpu.c:5570
• dsp_cmpm_y0_a src/dsp/dsp_cpu.c:5501
• dsp_cmpm_y0_b src/dsp/dsp_cpu.c:5524
• dsp_cmpm_y1_a src/dsp/dsp_cpu.c:5593
• dsp_cmpm_y1_b src/dsp/dsp_cpu.c:5616
• dsp_cmp_x0_a src/dsp/dsp_cpu.c:5242
• dsp_cmp_x0_b src/dsp/dsp_cpu.c:5263
• dsp_cmp_x1_a src/dsp/dsp_cpu.c:5325
• dsp_cmp_x1_b src/dsp/dsp_cpu.c:5346
• dsp_cmp_y0_a src/dsp/dsp_cpu.c:5284
• dsp_cmp_y0_b src/dsp/dsp_cpu.c:5305
• dsp_cmp_y1_a src/dsp/dsp_cpu.c:5367
• dsp_cmp_y1_b src/dsp/dsp_cpu.c:5388
• dsp_compute_ssh_ssl src/dsp/dsp_cpu.c:1651
• dsp_core src/dsp/dsp_core.c:38
• dsp_core_dsp2host src/dsp/dsp_core.c:540
• DSP_CORE_H src/dsp/dsp_core.h:23
• dsp_core_host2dsp src/dsp/dsp_core.c:568
• dsp_core_hostport_dspread src/dsp/dsp_core.c:597
• dsp_core_hostport_dspwrite src/dsp/dsp_core.c:609
• dsp_core_hostport_update_hreq src/dsp/dsp_core.c:527
• dsp_core_hostport_update_trdy src/dsp/dsp_core.c:516
• dsp_core_read_host src/dsp/dsp_core.c:621
• dsp_core_reset src/dsp/dsp_core.c:150
• dsp_core_s src/dsp/dsp_core.h:206
• dsp_core_setPortCDataRegister src/dsp/dsp_core.c:229
• dsp_core_shutdown src/dsp/dsp_core.c:143
• dsp_core_ssi_configure src/dsp/dsp_core.c:452
• dsp_core_ssi_readRX src/dsp/dsp_core.c:292
• dsp_core_ssi_Receive_SC0 src/dsp/dsp_core.c:305
• dsp_core_ssi_Receive_SC1 src/dsp/dsp_core.c:356
• dsp_core_ssi_Receive_SC2 src/dsp/dsp_core.c:380
• dsp_core_ssi_Receive_SCK src/dsp/dsp_core.c:403
• dsp_core_ssi_s src/dsp/dsp_core.h:182
• dsp_core_ssi_t src/dsp/dsp_core.h:179
• dsp_core_ssi_writeTSR src/dsp/dsp_core.c:285
• dsp_core_ssi_writeTX src/dsp/dsp_core.c:269
• dsp_core_start src/dsp/dsp_core.c:131
• dsp_core_t src/dsp/dsp_core.h:180
• dsp_core_write_host src/dsp/dsp_core.c:637
• DSP_COUNT_IPS src/dsp/dsp_cpu.c:95
• DSP_CPU_H src/dsp/dsp_cpu.h:23
• DSP_CVR_Read src/dsp/dsp.c:946
• DSP_CVR_Write src/dsp/dsp.c:958
• DSP_Data0_Read src/dsp/dsp.c:1006
• DSP_Data0_Write src/dsp/dsp.c:1018
• DSP_Data1_Read src/dsp/dsp.c:1026
• DSP_Data1_Write src/dsp/dsp.c:1038
• DSP_Data2_Read src/dsp/dsp.c:1046
• DSP_Data2_Write src/dsp/dsp.c:1058
• DSP_Data3_Read src/dsp/dsp.c:1066
• DSP_Data3_Write src/dsp/dsp.c:1078
• DSP_DisasmAddress src/dsp/dsp.c:356
• DSP_DISASM_H src/dsp/dsp_disasm.h:23
• DSP_DisasmMemory src/dsp/dsp.c:461
• DSP_DisasmRegisters src/dsp/dsp.c:550
• DSP_DISASM_REG_PC src/dsp/dsp_disasm.c:39
• DSP_Disasm_SetRegister src/dsp/dsp.c:712
• dsp_div src/dsp/dsp_cpu.c:2340
• dsp_dma_unpacked src/dsp/dsp.h:100
• dsp_do_aa src/dsp/dsp_cpu.c:2406
• dsp_do_ea src/dsp/dsp_cpu.c:2442
• dsp_do_imm src/dsp/dsp_cpu.c:2426
• dsp_do_reg src/dsp/dsp_cpu.c:2463
• dsp_enddo src/dsp/dsp_cpu.c:2487
• dsp_eor_x0_a src/dsp/dsp_cpu.c:5639
• dsp_eor_x0_b src/dsp/dsp_cpu.c:5649
• dsp_eor_x1_a src/dsp/dsp_cpu.c:5679
• dsp_eor_x1_b src/dsp/dsp_cpu.c:5689
• dsp_eor_y0_a src/dsp/dsp_cpu.c:5659
• dsp_eor_y0_b src/dsp/dsp_cpu.c:5669
• dsp_eor_y1_a src/dsp/dsp_cpu.c:5699
• dsp_eor_y1_b src/dsp/dsp_cpu.c:5709
• DSP_FREQ src/dsp/dsp.h:32
• DSP_GetInstrCycles src/dsp/dsp.c:342
• DSP_GetNextPC src/dsp/dsp.c:310
• DSP_GetPC src/dsp/dsp.c:297
• DSP_GetRegisterAddress src/dsp/dsp.c:585
• DSP_H src/dsp/dsp.h:24
• DSP_HandleDMA src/dsp/dsp.c:138
• DSP_HandleHREQ src/dsp/dsp.c:94
• DSP_HandleReadAccess src/dsp/dsp.c:851
• DSP_HandleTXD src/dsp/dsp.c:78
• DSP_HandleWriteAccess src/dsp/dsp.c:879
• DSP_HOST_HCR src/dsp/dsp_core.h:79
• DSP_HOST_HCR_HCIE src/dsp/dsp_core.h:94
• DSP_HOST_HCR_HF2 src/dsp/dsp_core.h:95
• DSP_HOST_HCR_HF3 src/dsp/dsp_core.h:96
• DSP_HOST_HCR_HRIE src/dsp/dsp_core.h:92
• DSP_HOST_HCR_HTIE src/dsp/dsp_core.h:93
• DSP_HOST_HRX src/dsp/dsp_core.h:81
• DSP_HOST_HSR src/dsp/dsp_core.h:80
• DSP_HOST_HSR_DMA src/dsp/dsp_core.h:103
• DSP_HOST_HSR_HCP src/dsp/dsp_core.h:100
• DSP_HOST_HSR_HF0 src/dsp/dsp_core.h:101
• DSP_HOST_HSR_HF1 src/dsp/dsp_core.h:102
• DSP_HOST_HSR_HRDF src/dsp/dsp_core.h:98
• DSP_HOST_HSR_HTDE src/dsp/dsp_core.h:99
• DSP_HOST_HTX src/dsp/dsp_core.h:82
• DSP_HW_OFFSET src/dsp/dsp.c:51
• DSP_ICR_Read src/dsp/dsp.c:926
• DSP_ICR_Write src/dsp/dsp.c:938
• dsp_illegal src/dsp/dsp_cpu.c:2497
• DSP_Info src/dsp/dsp.c:506
• DSP_Init src/dsp/dsp.c:196
• DSP_INTER_EDGE_MASK src/dsp/dsp_core.h:171
• DSP_INTER_HOST_COMMAND src/dsp/dsp_core.h:161
• DSP_INTER_HOST_MASK src/dsp/dsp_core.h:169
• DSP_INTER_HOST_RCV_DATA src/dsp/dsp_core.h:159
• DSP_INTER_HOST_TRX_DATA src/dsp/dsp_core.h:160
• DSP_INTER_ILLEGAL src/dsp/dsp_core.h:162
• DSP_INTER_IRQA src/dsp/dsp_core.h:147
• DSP_INTER_IRQA_MASK src/dsp/dsp_core.h:165
• DSP_INTER_IRQB src/dsp/dsp_core.h:148
• DSP_INTER_IRQB_MASK src/dsp/dsp_core.h:166
• DSP_INTER_NMI src/dsp/dsp_core.h:158
• DSP_INTER_NMI_MASK src/dsp/dsp_core.h:164
• DSP_INTER_RESET src/dsp/dsp_core.h:143
• DSP_INTERRUPT_DISABLED src/dsp/dsp_core.h:140
• DSP_INTERRUPT_LONG src/dsp/dsp_core.h:141
• dsp_interrupt_name src/dsp/dsp_cpu.c:717
• DSP_INTERRUPT_NONE src/dsp/dsp_core.h:139
• DSP_INTER_SCI_IDLE_LINE src/dsp/dsp_core.h:156
• DSP_INTER_SCI_MASK src/dsp/dsp_core.h:168
• DSP_INTER_SCI_RCV_DATA src/dsp/dsp_core.h:153
• DSP_INTER_SCI_RCV_DATA_E src/dsp/dsp_core.h:154
• DSP_INTER_SCI_TIMER src/dsp/dsp_core.h:157
• DSP_INTER_SCI_TRX_DATA src/dsp/dsp_core.h:155
• DSP_INTER_SSI_MASK src/dsp/dsp_core.h:167
• DSP_INTER_SSI_RCV_DATA src/dsp/dsp_core.h:149
• DSP_INTER_SSI_RCV_DATA_E src/dsp/dsp_core.h:150
• DSP_INTER_SSI_TRX_DATA src/dsp/dsp_core.h:151
• DSP_INTER_SSI_TRX_DATA_E src/dsp/dsp_core.h:152
• DSP_INTER_STACK_ERROR src/dsp/dsp_core.h:144
• DSP_INTER_SWI src/dsp/dsp_core.h:146
• DSP_INTER_TRACE src/dsp/dsp_core.h:145
• dsp_intr_at_block_end src/dsp/dsp.h:99
• DSP_IPR src/dsp/dsp_core.h:90
• DSP_ISR_Read src/dsp/dsp.c:966
• DSP_ISR_Write src/dsp/dsp.c:978
• DSP_IVR_Read src/dsp/dsp.c:986
• DSP_IVR_Write src/dsp/dsp.c:998
• dsp_jcc_ea src/dsp/dsp_cpu.c:2520
• dsp_jcc_imm src/dsp/dsp_cpu.c:2506
• dsp_jclr_aa src/dsp/dsp_cpu.c:2535
• dsp_jclr_ea src/dsp/dsp_cpu.c:2555
• dsp_jclr_pp src/dsp/dsp_cpu.c:2577
• dsp_jclr_reg src/dsp/dsp_cpu.c:2598
• dsp_jmp_ea src/dsp/dsp_cpu.c:2622
• dsp_jmp_imm src/dsp/dsp_cpu.c:2633
• dsp_jscc_ea src/dsp/dsp_cpu.c:2644
• dsp_jscc_imm src/dsp/dsp_cpu.c:604
• dsp_jsclr_aa src/dsp/dsp_cpu.c:2675
• dsp_jsclr_ea src/dsp/dsp_cpu.c:2697
• dsp_jsclr_pp src/dsp/dsp_cpu.c:2720
• dsp_jsclr_reg src/dsp/dsp_cpu.c:2743
• dsp_jset_aa src/dsp/dsp_cpu.c:2769
• dsp_jset_ea src/dsp/dsp_cpu.c:2790
• dsp_jset_pp src/dsp/dsp_cpu.c:2812
• dsp_jset_reg src/dsp/dsp_cpu.c:2834
• dsp_jsr_ea src/dsp/dsp_cpu.c:2878
• dsp_jsr_imm src/dsp/dsp_cpu.c:2859
• dsp_jsset_aa src/dsp/dsp_cpu.c:2897
• dsp_jsset_ea src/dsp/dsp_cpu.c:2919
• dsp_jsset_pp src/dsp/dsp_cpu.c:2942
• dsp_jsset_reg src/dsp/dsp_cpu.c:2965
• dsp_lsl_a src/dsp/dsp_cpu.c:5719
• dsp_lsl_b src/dsp/dsp_cpu.c:5732
• dsp_lsr_a src/dsp/dsp_cpu.c:5745
• dsp_lsr_b src/dsp/dsp_cpu.c:5755
• dsp_lua src/dsp/dsp_cpu.c:2991
• dsp_mac_m_x0_x0_a src/dsp/dsp_cpu.c:5787
• dsp_mac_m_x0_x0_b src/dsp/dsp_cpu.c:5830
• dsp_mac_m_x0_y1_a src/dsp/dsp_cpu.c:6137
• dsp_mac_m_x0_y1_b src/dsp/dsp_cpu.c:6181
• dsp_mac_m_x1_x0_a src/dsp/dsp_cpu.c:5961
• dsp_mac_m_x1_x0_b src/dsp/dsp_cpu.c:6005
• dsp_mac_m_x1_y0_a src/dsp/dsp_cpu.c:6313
• dsp_mac_m_x1_y0_b src/dsp/dsp_cpu.c:6357
• dsp_mac_m_y0_x0_a src/dsp/dsp_cpu.c:6225
• dsp_mac_m_y0_x0_b src/dsp/dsp_cpu.c:6269
• dsp_mac_m_y0_y0_a src/dsp/dsp_cpu.c:5874
• dsp_mac_m_y0_y0_b src/dsp/dsp_cpu.c:5917
• dsp_mac_m_y1_x1_a src/dsp/dsp_cpu.c:6401
• dsp_mac_m_y1_x1_b src/dsp/dsp_cpu.c:6445
• dsp_mac_m_y1_y0_a src/dsp/dsp_cpu.c:6049
• dsp_mac_m_y1_y0_b src/dsp/dsp_cpu.c:6093
• dsp_mac_p_x0_x0_a src/dsp/dsp_cpu.c:5765
• dsp_mac_p_x0_x0_b src/dsp/dsp_cpu.c:5808
• dsp_mac_p_x0_y1_a src/dsp/dsp_cpu.c:6115
• dsp_mac_p_x0_y1_b src/dsp/dsp_cpu.c:6159
• dsp_mac_p_x1_x0_a src/dsp/dsp_cpu.c:5939
• dsp_mac_p_x1_x0_b src/dsp/dsp_cpu.c:5983
• dsp_mac_p_x1_y0_a src/dsp/dsp_cpu.c:6291
• dsp_mac_p_x1_y0_b src/dsp/dsp_cpu.c:6335
• dsp_mac_p_y0_x0_a src/dsp/dsp_cpu.c:6203
• dsp_mac_p_y0_x0_b src/dsp/dsp_cpu.c:6247
• dsp_mac_p_y0_y0_a src/dsp/dsp_cpu.c:5852
• dsp_mac_p_y0_y0_b src/dsp/dsp_cpu.c:5895
• dsp_mac_p_y1_x1_a src/dsp/dsp_cpu.c:6379
• dsp_mac_p_y1_x1_b src/dsp/dsp_cpu.c:6423
• dsp_mac_p_y1_y0_a src/dsp/dsp_cpu.c:6027
• dsp_mac_p_y1_y0_b src/dsp/dsp_cpu.c:6071
• dsp_macr_m_x0_x0_a src/dsp/dsp_cpu.c:6491
• dsp_macr_m_x0_x0_b src/dsp/dsp_cpu.c:6538
• dsp_macr_m_x0_y1_a src/dsp/dsp_cpu.c:6873
• dsp_macr_m_x0_y1_b src/dsp/dsp_cpu.c:6921
• dsp_macr_m_x1_x0_a src/dsp/dsp_cpu.c:6681
• dsp_macr_m_x1_x0_b src/dsp/dsp_cpu.c:6729
• dsp_macr_m_x1_y0_a src/dsp/dsp_cpu.c:7065
• dsp_macr_m_x1_y0_b src/dsp/dsp_cpu.c:7113
• dsp_macr_m_y0_x0_a src/dsp/dsp_cpu.c:6969
• dsp_macr_m_y0_x0_b src/dsp/dsp_cpu.c:7017
• dsp_macr_m_y0_y0_a src/dsp/dsp_cpu.c:6586
• dsp_macr_m_y0_y0_b src/dsp/dsp_cpu.c:6633
• dsp_macr_m_y1_x1_a src/dsp/dsp_cpu.c:7161
• dsp_macr_m_y1_x1_b src/dsp/dsp_cpu.c:651
• dsp_macr_m_y1_y0_a src/dsp/dsp_cpu.c:6777
• dsp_macr_m_y1_y0_b src/dsp/dsp_cpu.c:6825
• dsp_macr_p_x0_x0_a src/dsp/dsp_cpu.c:6467
• dsp_macr_p_x0_x0_b src/dsp/dsp_cpu.c:6514
• dsp_macr_p_x0_y1_a src/dsp/dsp_cpu.c:6849
• dsp_macr_p_x0_y1_b src/dsp/dsp_cpu.c:6897
• dsp_macr_p_x1_x0_a src/dsp/dsp_cpu.c:6657
• dsp_macr_p_x1_x0_b src/dsp/dsp_cpu.c:6705
• dsp_macr_p_x1_y0_a src/dsp/dsp_cpu.c:7041
• dsp_macr_p_x1_y0_b src/dsp/dsp_cpu.c:7089
• dsp_macr_p_y0_x0_a src/dsp/dsp_cpu.c:6945
• dsp_macr_p_y0_x0_b src/dsp/dsp_cpu.c:6993
• dsp_macr_p_y0_y0_a src/dsp/dsp_cpu.c:6562
• dsp_macr_p_y0_y0_b src/dsp/dsp_cpu.c:6609
• dsp_macr_p_y1_x1_a src/dsp/dsp_cpu.c:7137
• dsp_macr_p_y1_x1_b src/dsp/dsp_cpu.c:7185
• dsp_macr_p_y1_y0_a src/dsp/dsp_cpu.c:6753
• dsp_macr_p_y1_y0_b src/dsp/dsp_cpu.c:6801
• dsp_move src/dsp/dsp_cpu.c:7234
• dsp_movec_aa src/dsp/dsp_cpu.c:3058
• dsp_movec_ea src/dsp/dsp_cpu.c:3099
• dsp_movec_imm src/dsp/dsp_cpu.c:3088
• dsp_movec_reg src/dsp/dsp_cpu.c:3013
• dsp_movem_aa src/dsp/dsp_cpu.c:3137
• dsp_movem_ea src/dsp/dsp_cpu.c:3166
• dsp_movep_0 src/dsp/dsp_cpu.c:3196
• dsp_movep_1 src/dsp/dsp_cpu.c:3231
• dsp_movep_23 src/dsp/dsp_cpu.c:3258
• dsp_mpy_m_x0_x0_a src/dsp/dsp_cpu.c:7254
• dsp_mpy_m_x0_x0_b src/dsp/dsp_cpu.c:7282
• dsp_mpy_m_x0_y1_a src/dsp/dsp_cpu.c:7479
• dsp_mpy_m_x0_y1_b src/dsp/dsp_cpu.c:7507
• dsp_mpy_m_x1_x0_a src/dsp/dsp_cpu.c:7367
• dsp_mpy_m_x1_x0_b src/dsp/dsp_cpu.c:7395
• dsp_mpy_m_x1_y0_a src/dsp/dsp_cpu.c:7591
• dsp_mpy_m_x1_y0_b src/dsp/dsp_cpu.c:7619
• dsp_mpy_m_y0_x0_a src/dsp/dsp_cpu.c:7535
• dsp_mpy_m_y0_x0_b src/dsp/dsp_cpu.c:7563
• dsp_mpy_m_y0_y0_a src/dsp/dsp_cpu.c:7311
• dsp_mpy_m_y0_y0_b src/dsp/dsp_cpu.c:7339
• dsp_mpy_m_y1_x1_a src/dsp/dsp_cpu.c:7647
• dsp_mpy_m_y1_x1_b src/dsp/dsp_cpu.c:7675
• dsp_mpy_m_y1_y0_a src/dsp/dsp_cpu.c:7423
• dsp_mpy_m_y1_y0_b src/dsp/dsp_cpu.c:7451
• dsp_mpy_p_x0_x0_a src/dsp/dsp_cpu.c:7240
• dsp_mpy_p_x0_x0_b src/dsp/dsp_cpu.c:7268
• dsp_mpy_p_x0_y1_a src/dsp/dsp_cpu.c:7465
• dsp_mpy_p_x0_y1_b src/dsp/dsp_cpu.c:7493
• dsp_mpy_p_x1_x0_a src/dsp/dsp_cpu.c:7353
• dsp_mpy_p_x1_x0_b src/dsp/dsp_cpu.c:7381
• dsp_mpy_p_x1_y0_a src/dsp/dsp_cpu.c:7577
• dsp_mpy_p_x1_y0_b src/dsp/dsp_cpu.c:7605
• dsp_mpy_p_y0_x0_a src/dsp/dsp_cpu.c:7521
• dsp_mpy_p_y0_x0_b src/dsp/dsp_cpu.c:7549
• dsp_mpy_p_y0_y0_a src/dsp/dsp_cpu.c:7297
• dsp_mpy_p_y0_y0_b src/dsp/dsp_cpu.c:7325
• dsp_mpy_p_y1_x1_a src/dsp/dsp_cpu.c:7633
• dsp_mpy_p_y1_x1_b src/dsp/dsp_cpu.c:7661
• dsp_mpy_p_y1_y0_a src/dsp/dsp_cpu.c:7409
• dsp_mpy_p_y1_y0_b src/dsp/dsp_cpu.c:7437
• dsp_mpyr_m_x0_x0_a src/dsp/dsp_cpu.c:7704
• dsp_mpyr_m_x0_x0_b src/dsp/dsp_cpu.c:7734
• dsp_mpyr_m_x0_y1_a src/dsp/dsp_cpu.c:7945
• dsp_mpyr_m_x0_y1_b src/dsp/dsp_cpu.c:7975
• dsp_mpyr_m_x1_x0_a src/dsp/dsp_cpu.c:7825
• dsp_mpyr_m_x1_x0_b src/dsp/dsp_cpu.c:7855
• dsp_mpyr_m_x1_y0_a src/dsp/dsp_cpu.c:8065
• dsp_mpyr_m_x1_y0_b src/dsp/dsp_cpu.c:8095
• dsp_mpyr_m_y0_x0_a src/dsp/dsp_cpu.c:8005
• dsp_mpyr_m_y0_x0_b src/dsp/dsp_cpu.c:8035
• dsp_mpyr_m_y0_y0_a src/dsp/dsp_cpu.c:7765
• dsp_mpyr_m_y0_y0_b src/dsp/dsp_cpu.c:7795
• dsp_mpyr_m_y1_x1_a src/dsp/dsp_cpu.c:8125
• dsp_mpyr_m_y1_x1_b src/dsp/dsp_cpu.c:8155
• dsp_mpyr_m_y1_y0_a src/dsp/dsp_cpu.c:7885
• dsp_mpyr_m_y1_y0_b src/dsp/dsp_cpu.c:7915
• dsp_mpyr_p_x0_x0_a src/dsp/dsp_cpu.c:7689
• dsp_mpyr_p_x0_x0_b src/dsp/dsp_cpu.c:7719
• dsp_mpyr_p_x0_y1_a src/dsp/dsp_cpu.c:7930
• dsp_mpyr_p_x0_y1_b src/dsp/dsp_cpu.c:7960
• dsp_mpyr_p_x1_x0_a src/dsp/dsp_cpu.c:7810
• dsp_mpyr_p_x1_x0_b src/dsp/dsp_cpu.c:7840
• dsp_mpyr_p_x1_y0_a src/dsp/dsp_cpu.c:8050
• dsp_mpyr_p_x1_y0_b src/dsp/dsp_cpu.c:8080
• dsp_mpyr_p_y0_x0_a src/dsp/dsp_cpu.c:7990
• dsp_mpyr_p_y0_x0_b src/dsp/dsp_cpu.c:8020
• dsp_mpyr_p_y0_y0_a src/dsp/dsp_cpu.c:7750
• dsp_mpyr_p_y0_y0_b src/dsp/dsp_cpu.c:7780
• dsp_mpyr_p_y1_x1_a src/dsp/dsp_cpu.c:8110
• dsp_mpyr_p_y1_x1_b src/dsp/dsp_cpu.c:8140
• dsp_mpyr_p_y1_y0_a src/dsp/dsp_cpu.c:7870
• dsp_mpyr_p_y1_y0_b src/dsp/dsp_cpu.c:7900
• dsp_mul56 src/dsp/dsp_cpu.c:4294
• dsp_neg_a src/dsp/dsp_cpu.c:8170
• dsp_neg_b src/dsp/dsp_cpu.c:8194
• dsp_nop src/dsp/dsp_cpu.c:8218
• dsp_norm src/dsp/dsp_cpu.c:3297
• dsp_not_a src/dsp/dsp_cpu.c:8222
• dsp_not_b src/dsp/dsp_cpu.c:8232
• DSP_OMR_DE src/dsp/dsp_cpu.h:34
• DSP_OMR_EA src/dsp/dsp_cpu.h:36
• DSP_OMR_MA src/dsp/dsp_cpu.h:32
• DSP_OMR_MB src/dsp/dsp_cpu.h:33
• DSP_OMR_SD src/dsp/dsp_cpu.h:35
• dsp_ori src/dsp/dsp_cpu.c:3337
• dsp_or_x0_a src/dsp/dsp_cpu.c:8242
• dsp_or_x0_b src/dsp/dsp_cpu.c:8252
• dsp_or_x1_a src/dsp/dsp_cpu.c:8282
• dsp_or_x1_b src/dsp/dsp_cpu.c:8292
• dsp_or_y0_a src/dsp/dsp_cpu.c:8262
• dsp_or_y0_b src/dsp/dsp_cpu.c:8272
• dsp_or_y1_a src/dsp/dsp_cpu.c:8302
• dsp_or_y1_b src/dsp/dsp_cpu.c:8312
• DSP_PBC src/dsp/dsp_core.h:73
• DSP_PBD src/dsp/dsp_core.h:77
• DSP_PBDDR src/dsp/dsp_core.h:75
• DSP_PCC src/dsp/dsp_core.h:74
• DSP_PCD src/dsp/dsp_core.h:78
• DSP_PCDDR src/dsp/dsp_core.h:76
• dsp_pm src/dsp/dsp_disasm.c:2005
• dsp_pm_0 src/dsp/dsp_cpu.c:3594
• dsp_pm_1 src/dsp/dsp_cpu.c:3623
• dsp_pm_2 src/dsp/dsp_cpu.c:3717
• dsp_pm_2_2 src/dsp/dsp_cpu.c:3747
• dsp_pm_3 src/dsp/dsp_cpu.c:3782
• dsp_pm_4 src/dsp/dsp_cpu.c:3822
• dsp_pm_4x src/dsp/dsp_cpu.c:3848
• dsp_pm_5 src/dsp/dsp_cpu.c:3986
• dsp_pm_8 src/dsp/dsp_cpu.c:609
• dsp_pm_class2 src/dsp/dsp_disasm.c:567
• dsp_pm_read_accu24 src/dsp/dsp_cpu.c:3529
• dsp_postexecute_interrupts src/dsp/dsp_cpu.c:997
• dsp_postexecute_update_pc src/dsp/dsp_cpu.c:873
• DSP_PRIORITY_LIST_EXIT src/dsp/dsp_core.h:174
• DSP_ProcessIRQ src/dsp/dsp.c:178
• DSP_RAMSIZE_24kB src/dsp/dsp_core.c:46
• DSP_RAMSIZE_96kB src/dsp/dsp_core.h:33
• DSP_RAMSIZE_MAX src/dsp/dsp_core.h:31
• DSP_ReadMemory src/dsp/dsp.c:380
• DSP_REG_A src/dsp/dsp_cpu.h:67
• DSP_REG_A0 src/dsp/dsp_cpu.h:61
• DSP_REG_A1 src/dsp/dsp_cpu.h:65
• DSP_REG_A2 src/dsp/dsp_cpu.h:63
• DSP_REG_B src/dsp/dsp_cpu.c:673
• DSP_REG_B0 src/dsp/dsp_cpu.h:62
• DSP_REG_B1 src/dsp/dsp_cpu.h:66
• DSP_REG_B2 src/dsp/dsp_cpu.h:64
• DSP_REG_LA src/dsp/dsp_cpu.h:102
• DSP_REG_LC src/dsp/dsp_cpu.h:103
• DSP_REG_LCSAVE src/dsp/dsp_cpu.h:106
• DSP_REG_M0 src/dsp/dsp_cpu.h:88
• DSP_REG_M1 src/dsp/dsp_cpu.h:89
• DSP_REG_M2 src/dsp/dsp_cpu.h:90
• DSP_REG_M3 src/dsp/dsp_cpu.h:91
• DSP_REG_M4 src/dsp/dsp_cpu.h:92
• DSP_REG_M5 src/dsp/dsp_cpu.h:93
• DSP_REG_M6 src/dsp/dsp_cpu.h:94
• DSP_REG_M7 src/dsp/dsp_cpu.h:95
• DSP_REG_N0 src/dsp/dsp_cpu.h:79
• DSP_REG_N1 src/dsp/dsp_cpu.h:80
• DSP_REG_N2 src/dsp/dsp_cpu.h:81
• DSP_REG_N3 src/dsp/dsp_cpu.h:82
• DSP_REG_N4 src/dsp/dsp_cpu.h:83
• DSP_REG_N5 src/dsp/dsp_cpu.h:84
• DSP_REG_N6 src/dsp/dsp_cpu.h:85
• DSP_REG_N7 src/dsp/dsp_cpu.h:86
• DSP_REG_NULL src/dsp/dsp_cpu.h:105
• DSP_REG_OMR src/dsp/dsp_cpu.h:98
• DSP_REG_R0 src/dsp/dsp_cpu.h:70
• DSP_REG_R1 src/dsp/dsp_cpu.h:71
• DSP_REG_R2 src/dsp/dsp_cpu.h:72
• DSP_REG_R3 src/dsp/dsp_cpu.h:73
• DSP_REG_R4 src/dsp/dsp_cpu.h:74
• DSP_REG_R5 src/dsp/dsp_cpu.h:75
• DSP_REG_R6 src/dsp/dsp_cpu.h:76
• DSP_REG_R7 src/dsp/dsp_cpu.h:77
• DSP_REG_SP src/dsp/dsp_cpu.h:99
• DSP_REG_SR src/dsp/dsp_cpu.h:97
• DSP_REG_SSH src/dsp/dsp_cpu.h:100
• DSP_REG_SSL src/dsp/dsp_cpu.h:101
• DSP_REG_X0 src/dsp/dsp_cpu.h:57
• DSP_REG_X1 src/dsp/dsp_cpu.h:58
• DSP_REG_Y0 src/dsp/dsp_cpu.h:59
• DSP_REG_Y1 src/dsp/dsp_cpu.h:60
• dsp_rep_aa src/dsp/dsp_cpu.c:3368
• dsp_rep_ea src/dsp/dsp_cpu.c:3395
• dsp_rep_imm src/dsp/dsp_cpu.c:3381
• dsp_rep_reg src/dsp/dsp_cpu.c:3412
• dsp_reset src/dsp/dsp_cpu.c:3433
• dsp_rnd56 src/dsp/dsp_cpu.c:4356
• dsp_rnd_a src/dsp/dsp_cpu.c:8322
• dsp_rnd_b src/dsp/dsp_cpu.c:8339
• dsp_rol_a src/dsp/dsp_cpu.c:8356
• dsp_rol_b src/dsp/dsp_cpu.c:8372
• dsp_ror_a src/dsp/dsp_cpu.c:8388
• dsp_ror_b src/dsp/dsp_cpu.c:8403
• dsp_rti src/dsp/dsp_cpu.c:3439
• dsp_rts src/dsp/dsp_cpu.c:3451
• DSP_Run src/dsp/dsp.c:265
• dsp_sbc_x_a src/dsp/dsp_cpu.c:8418
• dsp_sbc_x_b src/dsp/dsp_cpu.c:8450
• dsp_sbc_y_a src/dsp/dsp_cpu.c:8482
• dsp_sbc_y_b src/dsp/dsp_cpu.c:8514
• DSP_SetDebugging src/dsp/dsp.c:289
• dsp_set_interrupt src/dsp/dsp_cpu.c:930
• dsp_setInterruptIPL src/dsp/dsp_cpu.c:949
• dsp_set_interrupt_mask src/dsp/dsp_cpu.c:940
• DSP_SetIRQB src/dsp/dsp.c:124
• DSP_SPACE_P src/dsp/dsp_cpu.h:111
• DSP_SPACE_X src/dsp/dsp_cpu.h:109
• DSP_SPACE_Y src/dsp/dsp_cpu.h:110
• DSP_SP_SE src/dsp/dsp_cpu.h:53
• DSP_SP_UF src/dsp/dsp_cpu.h:54
• DSP_SR_C src/dsp/dsp_cpu.h:38
• DSP_SR_E src/dsp/dsp_cpu.h:43
• DSP_SR_I0 src/dsp/dsp_cpu.h:46
• DSP_SR_I1 src/dsp/dsp_cpu.h:47
• DSP_SR_L src/dsp/dsp_cpu.h:44
• DSP_SR_LF src/dsp/dsp_cpu.h:51
• DSP_SR_N src/dsp/dsp_cpu.h:41
• DSP_SR_S0 src/dsp/dsp_cpu.h:48
• DSP_SR_S1 src/dsp/dsp_cpu.h:49
• DSP_SR_T src/dsp/dsp_cpu.h:50
• DSP_SR_U src/dsp/dsp_cpu.h:42
• DSP_SR_V src/dsp/dsp_cpu.h:39
• DSP_SR_Z src/dsp/dsp_cpu.h:40
• DSP_SSI_CRA src/dsp/dsp_core.h:83
• DSP_SSI_CRA_DC0 src/dsp/dsp_core.h:105
• DSP_SSI_CRA_DC1 src/dsp/dsp_core.h:106
• DSP_SSI_CRA_DC2 src/dsp/dsp_core.h:107
• DSP_SSI_CRA_DC3 src/dsp/dsp_core.h:108
• DSP_SSI_CRA_DC4 src/dsp/dsp_core.h:109
• DSP_SSI_CRA_WL0 src/dsp/dsp_core.h:110
• DSP_SSI_CRA_WL1 src/dsp/dsp_core.h:111
• DSP_SSI_CRB src/dsp/dsp_core.h:84
• DSP_SSI_CRB_FSL0 src/dsp/dsp_core.h:120
• DSP_SSI_CRB_FSL1 src/dsp/dsp_core.h:121
• DSP_SSI_CRB_GCK src/dsp/dsp_core.h:123
• DSP_SSI_CRB_MOD src/dsp/dsp_core.h:124
• DSP_SSI_CRB_OF0 src/dsp/dsp_core.h:113
• DSP_SSI_CRB_OF1 src/dsp/dsp_core.h:114
• DSP_SSI_CRB_RE src/dsp/dsp_core.h:126
• DSP_SSI_CRB_RIE src/dsp/dsp_core.h:128
• DSP_SSI_CRB_SCD0 src/dsp/dsp_core.h:115
• DSP_SSI_CRB_SCD1 src/dsp/dsp_core.h:116
• DSP_SSI_CRB_SCD2 src/dsp/dsp_core.h:117
• DSP_SSI_CRB_SCKD src/dsp/dsp_core.h:118
• DSP_SSI_CRB_SHFD src/dsp/dsp_core.h:119
• DSP_SSI_CRB_SYN src/dsp/dsp_core.h:122
• DSP_SSI_CRB_TE src/dsp/dsp_core.h:125
• DSP_SSI_CRB_TIE src/dsp/dsp_core.h:127
• DSP_SsiReadTxValue src/dsp/dsp.c:769
• DSP_SsiReceive_SC0 src/dsp/dsp.c:792
• DSP_SsiReceive_SC1 src/dsp/dsp.c:805
• DSP_SsiReceive_SC2 src/dsp/dsp.c:819
• DSP_SsiReceive_SCK src/dsp/dsp.c:833
• DSP_SSI_RX src/dsp/dsp_core.h:87
• DSP_SSI_SR src/dsp/dsp_core.h:85
• DSP_SSI_SR_IF0 src/dsp/dsp_core.h:130
• DSP_SSI_SR_IF1 src/dsp/dsp_core.h:131
• DSP_SSI_SR_RDF src/dsp/dsp_core.h:137
• DSP_SSI_SR_RFS src/dsp/dsp_core.h:133
• DSP_SSI_SR_ROE src/dsp/dsp_core.h:135
• DSP_SSI_SR_TDE src/dsp/dsp_core.h:136
• DSP_SSI_SR_TFS src/dsp/dsp_core.h:132
• DSP_SSI_SR_TUE src/dsp/dsp_core.h:134
• DSP_SsiTransmit_SC0 src/dsp/dsp.c:799
• DSP_SsiTransmit_SC1 src/dsp/dsp.c:812
• DSP_SsiTransmit_SC2 src/dsp/dsp.c:826
• DSP_SsiTransmit_SCK src/dsp/dsp.c:840
• DSP_SSI_TSR src/dsp/dsp_core.h:86
• DSP_SSI_TX src/dsp/dsp_core.h:88
• DSP_SsiWriteRxValue src/dsp/dsp.c:781
• dsp_stack_pop src/dsp/dsp_cpu.c:1625
• dsp_stack_push src/dsp/dsp_cpu.c:1587
• DSP_Start src/dsp/dsp.c:251
• dsp_stop src/dsp/dsp_cpu.c:3462
• dsp_sub56 src/dsp/dsp_cpu.c:4267
• dsp_sub_a_b src/dsp/dsp_cpu.c:8571
• dsp_sub_b_a src/dsp/dsp_cpu.c:8546
• dsp_subl_a src/dsp/dsp_cpu.c:8896
• dsp_subl_b src/dsp/dsp_cpu.c:8921
• dsp_subr_a src/dsp/dsp_cpu.c:8946
• dsp_subr_b src/dsp/dsp_cpu.c:8973
• dsp_sub_x0_a src/dsp/dsp_cpu.c:8696
• dsp_sub_x0_b src/dsp/dsp_cpu.c:8721
• dsp_sub_x1_a src/dsp/dsp_cpu.c:8796
• dsp_sub_x1_b src/dsp/dsp_cpu.c:8821
• dsp_sub_x_a src/dsp/dsp_cpu.c:8596
• dsp_sub_x_b src/dsp/dsp_cpu.c:8621
• dsp_sub_y0_a src/dsp/dsp_cpu.c:8746
• dsp_sub_y0_b src/dsp/dsp_cpu.c:8771
• dsp_sub_y1_a src/dsp/dsp_cpu.c:8846
• dsp_sub_y1_b src/dsp/dsp_cpu.c:8871
• dsp_sub_y_a src/dsp/dsp_cpu.c:8646
• dsp_sub_y_b src/dsp/dsp_cpu.c:8671
• dsp_swi src/dsp/dsp_cpu.c:3467
• dsp_tcc src/dsp/dsp_cpu.c:3473
• dsp_tfr_a_b src/dsp/dsp_cpu.c:9007
• dsp_tfr_b_a src/dsp/dsp_cpu.c:9000
• dsp_tfr_x0_a src/dsp/dsp_cpu.c:9014
• dsp_tfr_x0_b src/dsp/dsp_cpu.c:9024
• dsp_tfr_x1_a src/dsp/dsp_cpu.c:9054
• dsp_tfr_x1_b src/dsp/dsp_cpu.c:9064
• dsp_tfr_y0_a src/dsp/dsp_cpu.c:9034
• dsp_tfr_y0_b src/dsp/dsp_cpu.c:9044
• dsp_tfr_y1_a src/dsp/dsp_cpu.c:9074
• dsp_tfr_y1_b src/dsp/dsp_cpu.c:9084
• dsp_trace_disasm_t src/dsp/dsp_disasm.h:32
• dsp_tst_a src/dsp/dsp_cpu.c:9094
• dsp_tst_b src/dsp/dsp_cpu.c:9103
• dsp_undefined src/dsp/dsp_cpu.c:1944
• DSP_UnInit src/dsp/dsp.c:212
• dsp_update_rn src/dsp/dsp_cpu.c:1665
• dsp_update_rn_bitreverse src/dsp/dsp_cpu.c:1687
• dsp_update_rn_modulo src/dsp/dsp_cpu.c:1728
• dsp_wait src/dsp/dsp_cpu.c:3524
• dsp_write_reg src/dsp/dsp_cpu.c:1529